查看完整版本: EDA专业论坛

• FPGA设计方法和工具

  • HDL语言
    • 教程
    • 工具流程
    • 学习实例
    • 代码风格
    • 状态机
    • CPLD设计
  • Altera论坛
    • IP使用
    • 下载配置
    • 教程
  • Xilinx论坛
    • Virtex-5器件
    • Virtex其他器件
    • EDK & System generator
  • Lattice论坛
  • Actel论坛
  • Modelsim仿真
    • 教程
    • 库
    • testbench入门
    • debussy
  • Synplify综合

• IC设计方法和工具

  • 芯片综合
    • IC设计教程
    • synthesis教程
    • 静态时序分析
    • DFT
  • 芯片验证
    • VERA/Specman
    • 形式验证
  • 数字后端
    • Encounter
    • Astro
  • 模拟IC
    • Tanner
    • Hspice
    • AD/DA
  • 脚本设计

• FPGA/IC应用设计

  • IP cores开发交流
  • 通用设计
    • CPU
    • USB
    • FIFO
    • 8051
    • 串行接口
    • 分频倍频
    • 时钟与复位
  • 通信与DSP技术
    • DDS
    • Matlab
    • 编解码技术
    • 3G技术
    • 软件无线电
    • 滤波器
    • FFT
    • 图像处理
  • 威客专版

• 嵌入式技术

  • ARM与嵌入式系统
    • ucos/uclinux
  • NIOSII/SOPC Builder

• 专有论坛

  • 专业培训
  • 求职招聘
  • 书籍推荐
  • 说文解字
  • FPGA开发板
  • 广告专版

• 网友交流

  • 本站历任版主
  • 站内事务
  • 资源共享
  • EDA之家
    • 闲话聊天
    • 开心一刻
    • Blog使用
  • EDA先锋工作室

• 娱乐休闲

  • 灌水挣钱