收起/展开

子版块

IC设计教程

最后发表: 2008-10-12 23:32 by fsmczgc009

主题:422, 帖数: 9658

synthesis教程

最后发表: 2008-10-9 16:43 by aba380

主题:435, 帖数: 4565

静态时序分析

最后发表: 2008-10-12 10:46 by hardwood

主题:459, 帖数: 4206

DFT

最后发表: 2008-10-12 14:57 by yall0000

主题:596, 帖数: 3633
 4875 1 ...234567891011... 98
发新话题

芯片综合

    标题 作者 回复/查看 最后发表
  DC_user_guide(2004.06) 附件 IC菜鸟 2008-7-27 10 / 82 2008-9-5 19:10 by wetmudwetmud
  DC教程，强力推荐 附件 qu_shao_wei 2008-8-14 22 / 200 2008-9-5 14:24 by ok2004
  高速FFT芯片设计及结构研究 附件 cwg540 2008-9-5 0 / 30 2008-9-5 10:31 by cwg540
  set_input_delay 芯片如何测试？ zhang2000 2008-8-27 2 / 77 2008-9-5 09:20 by rEap
  两次综合效果不一样 心海的一滴泪 2008-8-20 9 / 123 2008-9-4 22:59 by chengjiao
  关于判断两个异步信号的上升沿 TomPaul 2008-9-3 6 / 71 2008-9-4 22:43 by mopecloud
  请教:scan chain fail的点分散不固定且换corner可提高yield,什么可能性? 物证 2008-8-31 15 / 130 2008-9-4 22:25 by 店小二
  静态时序分析 附件   1 2 yueying_yy 2008-7-9 32 / 237 2008-9-4 22:02 by chengjiao
  如何用designware生成rom的signature? HolySaint 2008-9-4 0 / 12 2008-9-4 19:38 by HolySaint
  关于设计的speed的问题 TomPaul 2008-9-4 0 / 16 2008-9-4 16:30 by TomPaul
  请教一下DC和算法研究的前景 kakool 2008-8-20 13 / 175 2008-9-4 16:23 by wetmudwetmud
  请教一下 fuyihui 2008-9-4 0 / 20 2008-9-4 07:41 by fuyihui
  DC安装磨难记 hgfhgfjh 2008-8-23 6 / 130 2008-9-4 06:46 by kshen
  请问如何在DC中查错 xibu_cowboy 2008-9-3 4 / 41 2008-9-3 23:43 by xinfeng81
  synopsys教程 yexianyang 2008-8-26 4 / 46 2008-9-3 22:16 by iketty
  vcs仿真问题！ QJJLL 2008-7-13 1 / 43 2008-9-3 22:15 by lulalu2006
  这种情况下综合时候怎样约束？ iamanderson 2008-8-31 5 / 83 2008-9-3 18:08 by gjsh_ch
  请问如何在DC中查时序错 wyl_1973 2008-9-3 0 / 10 2008-9-3 18:01 by wyl_1973
  请教下out setup hold与 hold setuo有什么区别和联系呢？ reset_n 2008-9-3 0 / 29 2008-9-3 16:24 by reset_n
  基础概念：线与逻辑、锁存器、缓冲器、建立时间、缓冲时间 附件   1 2 yueying_yy 2008-7-9 52 / 443 2008-9-3 14:53 by chocobocn
  想入行做IC设计 weizl1981 2008-7-28 28 / 375 2008-9-3 14:47 by chocobocn
  include的综合 ok2004 2008-9-2 4 / 48 2008-9-3 13:52 by michaelma
  请教 在终端查看全部信息（综合） zhaimingjing88 2008-8-19 8 / 91 2008-9-3 13:04 by china_soc
  谁做过BIST，代码如何产生的？ kobegpfan 2008-9-2 2 / 57 2008-9-3 12:03 by 店小二
  如何对不同的模块运用不同的库？ wetmudwetmud 2008-9-2 2 / 31 2008-9-3 09:58 by wetmudwetmud
  请教DC中designware中库的用法。 qmdong 2008-8-31 10 / 110 2008-9-2 20:56 by zyd912
  [请教] Power 优化的问题 yyzmilk 2008-9-2 2 / 43 2008-9-2 18:30 by yyzmilk
  为什么默认综合成scan FF dushui 2008-8-22 12 / 118 2008-9-2 17:20 by dushui
  有人用过ACS没，介绍点经验 hushiqing 2008-8-23 2 / 25 2008-9-2 15:37 by sunsibing
  请教如何将 lef 格式的库文件转换成 plib 文件 02124095wj 2008-9-1 1 / 20 2008-9-2 12:19 by edavision
  如何对rom做mbist HolySaint 2008-9-1 2 / 48 2008-9-1 18:29 by HolySaint
  后仿真出现的violation flowerah2 2008-8-28 6 / 80 2008-9-1 13:38 by ok2004
  用modelsim做后仿的问题？ oinnate 2008-9-1 3 / 24 2008-9-1 10:34 by 店小二
  请问多少门以上的电路需要DFT sarahwang 2008-7-3 20 / 295 2008-8-31 13:41 by dragonman
  quartus ii+modelsim综合后仿真，跟前仿真的仿真结果，必须有一个时钟的延迟？ 海蓝蓝天蓝蓝 2008-8-28 2 / 23 2008-8-30 18:01 by hitten
  招聘-EDA软件支持工程师 liuzhichun 2008-8-28 5 / 55 2008-8-29 20:20 by reset_n
  請問一個關於set_driving_cell的問題? asisaboo 2008-8-27 1 / 42 2008-8-29 19:06 by nan123chang
  set_output_delay的困惑 附件 zy1985 2008-8-29 0 / 48 2008-8-29 18:27 by zy1985
  综合时如何制定module的parameter或者generic rmflyer001 2008-8-29 1 / 20 2008-8-29 16:11 by rmflyer001
  求助关于vcs和ncverilog的问题 HolySaint 2008-7-23 7 / 99 2008-8-29 16:08 by xyy277184317
  如何确定dc的时序约束是否完整 hlp 2008-8-22 7 / 99 2008-8-29 10:35 by szgmy
  关于 STIL 的问题 附件 reset_n 2008-8-28 4 / 60 2008-8-28 20:56 by reset_n
  constant nets和constant cell是什么意思呢？ reset_n 2008-8-2 10 / 123 2008-8-28 16:05 by reset_n
  关于Report的问题 fuyihui 2008-8-27 2 / 39 2008-8-27 14:12 by zoneinter
  DA 、VCS经典中文教程 附件 feihudiao 2008-7-11 10 / 142 2008-8-27 14:04 by xyy277184317
  请教 综合时调用问题 zhaimingjing88 2008-8-25 2 / 50 2008-8-27 13:23 by sunsibing
  有arm7/9商用IP，或者arm9 DSM模型的请进 xaaa 2008-8-27 1 / 30 2008-8-27 13:15 by syf1088
  设计时序满足而DRC违例，怎么解决？？ 王巍巍 2008-8-25 5 / 85 2008-8-27 12:21 by yyzmilk
  请教一个关于ATE测试的问题~ lzyuer 2008-8-26 2 / 39 2008-8-27 10:46 by lzyuer
  问一下在内部DFF的ckpin上设置约束的问题 sunsibing 2008-8-26 3 / 44 2008-8-27 09:44 by sunsibing
 4875 1 ...234567891011... 98
发新话题
查看 排序方式