注册
登录
标签
领取红包
帮助
本版规则
|
收藏本版
|
我的话题
EDA专业论坛
»
Modelsim仿真
» testbench入门
版主: *空缺中*
本版规则
本版讨论: 基本的testbench设计方法
321
‹‹
1
2
3
4
5
6
7
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
全部
精华
投票
商品
testbench入门
标题
作者
回复/查看
最后发表
[求助]如何写mem的testbench?
SLR
2004-12-8
1
/
264
2004-12-9 18:44
by
mediative
[求助]关于testbench的问题?急需知道!在线等!!
asicsj
2004-11-21
4
/
237
2004-12-8 22:28
by
leonyang
在仿真中,inout端口要作为输入口时,testbench怎么写?
toptips
2004-10-9
1
/
330
2004-10-10 21:34
by
toptips
modelsim后仿真中的怪问题--文本编写的testbench仿真不对劲!?
stivenfnb
2004-6-11
12
/
289
2004-8-21 00:32
by
cysheng
请问如何写quartus里画的原理图的testbench? (无内容)
cunliang
2004-7-24
3
/
280
2004-7-27 15:56
by
sunds99
哪位大侠肯帮忙将testbench入门文档(xilinx)中的PDF传一份给我,先谢谢!
chenkuotao
2004-7-21
1
/
227
2004-7-21 21:27
by
chenkuotao
请问在quartus中如何使用testbench?
HEUQQ
2004-7-5
9
/
345
2004-7-13 04:00
by
woshibing
关于testbencher中时钟的产生
verilog
2004-6-22
5
/
227
2004-6-25 08:09
by
ichuang
求证网上的一段testbench代码!
bass
2004-6-14
1
/
312
2004-6-19 23:06
by
deve
[求助]在用testbench仿真时出现问题,请高手帮忙!
uestclhz
2004-6-1
3
/
216
2004-6-3 00:06
by
uestclhz
MODEL 是否可以象MAX+PLUS那样波形仿真,而不写testbench!
looneyxp
2004-4-28
8
/
256
2004-5-12 00:29
by
fredu
编写好testbench后,如何用modilsim验证啊?!
vvsvv
2004-3-15
5
/
265
2004-4-11 22:47
by
zlycqu
ahan,谢谢你了,下面就是我的testbench文件,帮忙看一下,看能否解决我的问题
Gooteens
2004-3-26
3
/
260
2004-3-28 22:48
by
ahan
请问testbench包含逻辑的时序仿真问题
pd3
2004-3-15
3
/
302
2004-3-16 18:39
by
oqpo
关于用verilog写testbench的一个疑问
bobby86
2004-2-5
5
/
325
2004-2-6 20:29
by
oqpo
哪里有writing testbench第二版啊?
fsmde
2003-12-31
5
/
266
2004-1-3 16:37
by
deve
帮看看testbench这段程序,3x
lrt
2004-8-15
3
/
341
1970-1-1 16:00
by
lrt
布局布线后仿真时testbench中访问子模块内部信号的方法
wangkai
2005-2-25
5
/
279
1970-1-1 16:00
by
wangkai
这样一段testbench为什么不可一仿真???
qinxiangju
2004-5-28
2
/
236
1970-1-1 16:00
by
qinxiangju
[求助]我的testbench写错了吗???
tedazsx
2004-3-22
2
/
301
1970-1-1 16:00
by
tedazsx
请教用verilog写testbench
zhuoyue
2004-2-6
5
/
309
1970-1-1 16:00
by
zhuoyue
321
‹‹
1
2
3
4
5
6
7
查看
全部主题
1 天以来主题
2 天以来主题
1 周以来主题
1 个月以来主题
3 个月以来主题
6 个月以来主题
1 年以来主题
排序方式
回复时间
发布时间
回复数量
浏览次数
按降序排列
按升序排列
提交
有新回复
无新回复
热门主题
关闭主题
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
形式验证
数字后端
Encounter
Astro
模拟IC
Hspice
AD/DA
Tanner
脚本设计
FPGA/IC应用设计
IP cores开发交流
通用设计
FIFO
分频倍频
串行接口
8051
CPU
USB
时钟与复位
通信与DSP技术
Matlab
DDS
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
威客专版
嵌入式软件
vxworks
Linux/uClinux
Windows CE
XP Embedded
基础知识
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
FPGA开发板
广告专版
网友交流
本站历任版主
站内事务
资源共享
EDA之家
开心一刻
闲话聊天
Blog使用
EDA先锋工作室
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
个人空间管理
升级个人空间
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计
LDO芯片 免费样品申请
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请