代码风格

标题	作者	回复/查看	最后发表
IC设计免费讲座之模拟篇 7月24日晚. 模拟集成电路设计实战提高班(第三期)8月13日开班 1 2 3 4 5 6	ic.wang 2007-10-29	173 / 7903	2008-7-26 00:18 by lqlqlq111
【报名+进展】SoC同好会 - OS移植初步完成 - 继续欢迎新人参加 1 2 3 4 5 6 .. 7	kobegpfan 2008-3-14	203 / 18239	2008-7-25 21:14 by 51src3
推荐：华清远见FPGA新版教材隆重上市！ 1 2 3 4 5 6 .. 9	bj-farsight 2008-3-7	264 / 6921	2008-7-24 17:24 by chenmeiyan

版块主题
华为Verilog 约束.pdf New	cyberholic 2008-7-20	2 / 8	2008-7-25 21:38 by chactor
关于延时 New	water101 2008-7-19	4 / 25	2008-7-25 16:31 by water101
斯坦福大学Verilog代码规范（英文）（转） New	pzb19841116 2008-7-23	4 / 15	2008-7-25 13:19 by evergreen
最近看到的一个不错的范例	mengzhuhao 2008-5-28	23 / 152	2008-7-24 15:57 by dedecaicai
高手给看一下程序	water101 2008-7-21	4 / 33	2008-7-24 10:26 by water101
有没有verilog设计的状态机程序分享下	xiong2932 2008-7-23	0 / 7	2008-7-23 12:10 by xiong2932
下列两种表述有何差别？	qingwatiaowu 2008-6-15	11 / 77	2008-7-21 22:05 by hfutwcj
通用型表决器设计 1 2	hy0298 2008-5-28	47 / 61	2008-7-21 14:42 by haimxuel
200EDA元请人用Verilog写一个简单数字跑表程序	chuwei3000 2008-6-28	3 / 36	2008-7-21 14:40 by haimxuel
任意分频器毛刺问题	wanynal 2008-7-18	1 / 5	2008-7-18 12:11 by wanynal
如何写一个规范的好的时钟生成器模块？	mengzhuhao 2008-5-28	8 / 66	2008-7-17 16:41 by haohao429
大家在win平台上都用什么软件检查代码风格错误？	mengzhuhao 2008-5-28	5 / 48	2008-7-16 22:53 by 共同体
freescale verilog coding style	scramento 2008-5-9	22 / 106	2008-7-8 12:57 by yuelengyueming
verilog例程	leeshhic 2008-5-7	3 / 16	2008-7-3 01:42 by mnop561
介绍一个Verilog HDL教学网站	yangtuorobert 2008-5-9	5 / 68	2008-6-25 09:01 by qingwatiaowu
VHDL	ghostcai 2008-4-25	2 / 34	2008-6-21 22:51 by yyrr
Motorola Verilog HDL Coding	longman1980 2008-4-20	3 / 39	2008-6-16 10:05 by qfmrc
哪位高手帮个忙#5 a=b 和a =#5 b有什么区别？非常感谢，在线等！	lylele 2008-4-14	15 / 140	2008-6-11 12:00 by manu20
请问可综合的task调用如何写才规范	mengzhuhao 2008-6-2	0 / 22	2008-6-2 21:50 by mengzhuhao
VERILOG代码（适合初学者）	yiyi1985 2008-4-18	7 / 86	2008-6-1 17:31 by snowinglyq
状态机设计代码风格	lx1983126 2008-4-6	21 / 171	2008-6-1 15:58 by zhuzhuqing10
请问高手reset signal should not be used as set啥意思	mengzhuhao 2008-5-8	1 / 20	2008-5-29 20:39 by dragonman
那位有ALINT-2008.02的许可文件？	mengzhuhao 2008-5-29	0 / 5	2008-5-29 20:39 by mengzhuhao
想为下一个模块产生一个使能信号如何写比较好	mengzhuhao 2008-5-8	2 / 37	2008-5-29 16:27 by yadool
ds18b20的时序问题	yec05 2008-5-7	4 / 31	2008-5-24 14:26 by yec05
讨论一下代码的命名规范	lotusxlj 2008-5-22	0 / 23	2008-5-22 21:21 by lotusxlj
状态机	changshi110 2008-4-30	1 / 20	2008-5-22 21:21 by leolee624
assign 和always语句描述组合逻辑的利弊	hhh_ysb 2008-5-9	0 / 53	2008-5-9 21:32 by hhh_ysb
帮忙看看这段代码哪里错了	305514470 2008-4-13	4 / 73	2008-5-8 18:42 by mnop564
three always block 中计数器的设计	xiaopangwa 2008-4-18	9 / 54	2008-4-22 17:51 by lusong96090205
asic&fpga_veri.pdf	lenrek 2008-3-30	4 / 39	2008-4-21 06:17 by chinamoon
如何设计好的多路选择器	dxblonely 2007-12-27	5 / 101	2008-4-2 16:11 by wriyfp
initial 模块在波形仿真中怎么不起作用呢？	cherrywind 2008-2-27	4 / 58	2008-3-12 13:46 by OMO
actel 代码风格向导	janmsmee 2008-1-11	4 / 49	2008-3-4 20:41 by yljc
异步	vfdff 2007-12-17	15 / 92	2008-2-13 10:32 by liming1010110
[VHDL+Verilog]良好的代码编写风格（二十五条）	yunfei 2007-12-17	20 / 311	2008-2-2 13:20 by ooiwant
[[ ]]是什么意思？	wapoca 2008-1-8	1 / 52	2008-1-29 00:13 by S.Gerrard
为什么编译的时候说我的没有注册数据类型	qinjinch 2008-1-17	2 / 28	2008-1-29 00:11 by S.Gerrard
《REUSE METHODOLOGY MANUAL FOR SYSTEM -ON-A-CHIP DESIGNS THIRD EDITION》下载	wrsh1983 2007-12-13	3 / 146	2008-1-21 04:18 by kennek
有没有讲用verilog来编程实现某些应用的算法方面的书？	daoer 2007-12-11	8 / 79	2008-1-10 13:46 by qinjinch
状态机编写风格	vfdff 2007-12-9	3 / 128	2008-1-9 18:49 by luckydogzy
华为Verilog HDL约束	kargides 2007-11-17	29 / 443	2008-1-7 21:44 by diqiuren
SPI返回按键编码的问题。请众大虾帮忙	Potossas 2007-12-25	2 / 39	2008-1-4 11:26 by Potossas
vhdl 中的信号的疑问	caining_b6 2007-11-27	2 / 45	2008-1-3 18:25 by zhoukkkkbin
问一个弱弱的问题	zgj341 2007-11-8	8 / 86	2008-1-3 18:21 by zhoukkkkbin
verilog中全等号===的使用	vfdff 2007-12-17	3 / 84	2007-12-30 01:42 by vfdff
关于使用RAM,ROM IP核的一个建议	tashanhuizhi 2007-11-7	7 / 150	2007-12-26 14:41 by chenyanqiang901

236 12 3 4 5 ››

有新回复

无新回复

热门主题

关闭主题