代码风格

标题	作者	回复/查看	最后发表
关于使用RAM,ROM IP核的一个建议	tashanhuizhi 2007-11-7	7 / 161	2007-12-26 14:41 by chenyanqiang901
为何异步复位那要加2个D触发器才能保证无亚稳态？	mengzhuhao 2007-12-19	4 / 103	2007-12-25 17:28 by mengzhuhao
推荐一本书啊	tashanhuizhi 2007-11-18	12 / 107	2007-12-24 10:42 by miler
【求助】关于乱序度RAM的地址产生问题	qiqiwonderful 2007-11-5	6 / 47	2007-12-24 10:38 by miler
这个(*) 是什么意思呢？	zgj341 2007-11-8	9 / 91	2007-12-24 10:34 by miler
FPGA设计的小技巧	freeplace 2007-10-7	7 / 187	2007-12-1 11:59 by bupt020692
建立时间问题	vfdff 2007-10-6	9 / 215	2007-11-27 14:41 by haoyanjun168
学习eda，fpga,ic,hdl的好论坛，资料十分丰富	rettylee 2007-10-28	3 / 149	2007-11-24 23:49 by gulxx
优秀设计的十条戒律 - [售价 EDA元 2 元]	chinaqu 2007-8-10	3 / 173	2007-10-8 15:58 by xyy277184317
RTL级编码指导	sunmar 2007-8-14	14 / 302	2007-9-24 19:57 by wsliangbing
请教寄存器组设计思路	dasekey 2007-7-28	2 / 118	2007-9-19 20:35 by woshiwu35
verilog的可综合性设计！！！	laodao0304 2007-7-13	24 / 348	2007-9-9 10:39 by yin0725
关于端口轮询的实现方法请教？	tntcnn 2007-8-11	1 / 56	2007-9-8 22:23 by xdy2003
大家看看这个代码怎么写？（很简单的）	dasekey 2007-7-31	14 / 266	2007-9-8 10:18 by leetle
如何提高代码仿真的效率！不容错过！！	laodao0304 2007-7-13	10 / 229	2007-9-8 10:16 by chance_mouse
请教大家，这段代码为什么会综合出锁存器	123zxc123 2007-7-15	7 / 234	2007-9-8 10:10 by leetle
如何设计快速乘法?	jerrychenglei 2007-9-8	0 / 43	2007-9-8 00:25 by jerrychenglei
请问哪位高手有：VHDL编写的FFT源程序	juanduan100 2007-7-14	2 / 113	2007-8-24 14:01 by shudao
RTL Coding Style and Design Guidline，英文版，供参考！	hupoteddy 2007-7-21	6 / 241	2007-8-21 09:27 by susky
32位浮点数加法运算器 - [售价 EDA元 2 元]	wangshun 2007-6-30	1 / 87	2007-8-13 21:44 by busyfish
如何用CPLD如何做总线驱动？	BackerShu 2007-8-11	0 / 43	2007-8-11 22:38 by BackerShu
脉冲按键电话按键显示器设计Verilog HDL	haren000 2007-7-16	1 / 135	2007-8-9 16:21 by tomasz
HDL编码风格与编码指南	icbc95588 2007-6-6	23 / 590	2007-8-4 16:48 by beckhasen7
中国情人节,哄MM用这招还真管用a	yyuyyu 2007-7-17	1 / 148	2007-8-2 17:39 by qlengyu
如何用三态？	davidloved 2007-6-4	7 / 280	2007-7-31 11:01 by kkjfvcd
code style guide	laodao0304 2007-7-13	0 / 114	2007-7-13 19:26 by laodao0304
Nonblocking Assignments in Verilog Synthesis	laodao0304 2007-7-13	0 / 53	2007-7-13 19:25 by laodao0304
挺好的资料	sun82 2007-5-23	5 / 309	2007-7-12 21:45 by chouxier
请问在verilog的变量定义的时候是否就可以直接赋初值？	laidoff 2007-5-17	12 / 421	2007-7-4 23:10 by ja0531
请教高手一段Verilog代码的意思	rainbow119 2007-5-16	10 / 387	2007-7-4 14:05 by yifeier
急问！！！	iamxuxiao 2007-6-17	0 / 101	2007-6-17 11:07 by iamxuxiao
见过这么精明的人吗？我狂晕！	xb6666 2007-5-12	1 / 388	2007-6-12 22:23 by generalair
RTL Coding Style（编码风格）	zhouzhiping849 2007-4-14	29 / 989	2007-6-12 10:04 by callyfish
如何编写测试模块?	byshjd 2007-5-10	1 / 269	2007-6-11 15:27 by john-deng
有個問題請大家幫我解答謝謝	weiyuwu 2007-5-30	3 / 173	2007-6-5 09:25 by huashi911
浮点复数乘法器实现编译出现的问题	iamadog3333 2007-5-25	1 / 234	2007-5-28 22:12 by wdl1998
有关verilog中全等号===的使用请教	microelec 2007-3-22	2 / 339	2007-5-17 23:42 by chennanjack
求助：寻华为海思半导体verilog编程规范	注册狼 2007-3-24	2 / 652	2007-5-15 22:06 by zhouxinjun
请教：计数器时钟使能或计数使能区别	lxia 2007-5-15	0 / 276	2007-5-15 14:16 by lxia
如何使用$readmemb	ygw 2007-5-11	1 / 320	2007-5-12 00:34 by 少昊
怎样用Verilog实现cache?	ford19851020 2007-5-8	1 / 286	2007-5-11 12:26 by huxinhuwei
求救!	skyrain0302 2007-4-24	2 / 195	2007-5-8 23:58 by skyrain0302
摩托罗拉公司的verilog coding style 1 2	Ahdu 2007-3-2	31 / 996	2007-4-28 21:30 by mao_lee
求助	wwinner 2007-4-28	0 / 184	2007-4-28 17:17 by wwinner
一本有用的	lihaiyin 2007-4-25	0 / 260	2007-4-25 14:34 by lihaiyin
Xilinx Coding Style materials - [售价 EDA元 2 元]	dongdong214 2007-4-1	3 / 96	2007-4-24 12:03 by Dominic
紧急求救；用VHDL设计CRC检错纠错电路	fly0607 2007-4-14	1 / 253	2007-4-23 13:57 by huashi911
在一款FPGA芯片中可以设置几个控制器吗	gyqyhl 2007-4-15	1 / 229	2007-4-23 13:51 by huashi911
求余算法怎么实现	final04 2007-3-6	4 / 417	2007-4-21 01:56 by manu20
请问为什么会有这样的问题，在寄存器前面加一个线网再赋值就要慢一个周期	winwalk 2007-4-19	1 / 241	2007-4-19 22:48 by zhouf

237 ‹‹123 4 5 ››

有新回复

无新回复

热门主题

关闭主题