438 123456789
发新话题

synthesis教程

    标题 作者 回复/查看 最后发表
  超好用得dc教程 附件 hjx2345 2007-9-9 26 / 358 2007-11-5 16:05 by hjx2345
  关于synopsys库中“internal_power" weixinglu 2007-10-25 6 / 90 2007-11-1 16:47 by geneshot
  欢迎大家加入我新建的群! Wenf.Yeh 2007-10-29 0 / 27 2007-10-29 18:12 by Wenf.Yeh
  请教一下DC在"设计预估"中的作用 该如何设置约束呢? zhupi2001 2007-10-28 1 / 49 2007-10-29 09:05 by 陈涛
  请问一个分频 时钟的约束问题 附件 crystalfish 2007-8-21 15 / 326 2007-10-23 08:29 by 陈涛
  紧急求救：综合网表部分端口不能连接 wangzm2602 2007-10-15 1 / 30 2007-10-18 17:03 by catflying
  请教大家：综合约束里面指定输出port接某个cell的命令是什么？ Tina1978 2007-9-24 2 / 47 2007-10-17 13:25 by 陈涛
  为什么DC会给出这样的警告呢？ 123zxc123 2007-9-29 13 / 123 2007-10-17 09:56 by heguo1983@hot
  A important concept between ungroup and constraints 附件 icwu 2007-10-16 0 / 37 2007-10-16 23:27 by icwu
  求个design compiler的.db文件！ lubee 2007-10-12 0 / 19 2007-10-12 11:49 by lubee
  如何才能在综合的时候不改变定义的wire名字 ray-ic 2007-9-5 4 / 87 2007-10-11 13:03 by sunrisesky
  DC综合的时候遇到了三个问题(0909有新问题) 9805210005 2007-9-4 7 / 191 2007-10-9 16:14 by wyh2006
Icon11 请教：异步清零的设计怎么在DC中加约束？？ hyjrichie 2007-8-18 12 / 178 2007-10-8 14:10 by wyh2006
  综合后的网表，有一些hierarchy的端口没有连接成功。。 9805210005 2007-10-2 1 / 40 2007-10-8 10:45 by 9805210005
  DC中碰到borrow time的疑问 9805210005 2007-9-20 3 / 143 2007-10-8 10:37 by 9805210005
  求 Synopsys DC (Linux下) reset_n 2007-8-18 6 / 158 2007-9-29 00:33 by wolfedacn
  请教：综合的时候需要加电源和地cell吗 Tina1978 2007-9-24 3 / 68 2007-9-25 17:07 by vonkloud
  怎么装了synplify 以后，在ISE中选择综合工具的时候还是只有XST? tashanhuizhi 2007-9-22 2 / 32 2007-9-22 22:41 by tashanhuizhi
  怎么在ISE中综合没有问题的代码在synplify中会报错？ tashanhuizhi 2007-9-22 2 / 25 2007-9-22 22:40 by tashanhuizhi
  请问，名字解析服务错误是什么原因？ tashanhuizhi 2007-9-22 0 / 10 2007-9-22 16:05 by tashanhuizhi
  求助如何设置DC在编译时保持信号名的大小写 bonehead 2007-8-13 5 / 77 2007-9-21 23:37 by lionlee
  请问版主和大家：clkpad和 IO PAD有什么不同麽 Tina1978 2007-9-20 2 / 87 2007-9-20 23:03 by 陈涛
  请教defult_fanout_load的问题（以解决） zzw 2007-9-13 5 / 78 2007-9-19 20:04 by zzw
  求教：lib文件中fanout_length是指什么？ moonchina 2007-8-16 4 / 81 2007-9-19 12:51 by 陈涛
  关于transition Time和max_capacitance fanhaiqiu1982 2007-8-10 2 / 130 2007-9-19 11:45 by bydblx
  Synopsys Synthesis 介绍 附件 icstroller 2007-7-24 16 / 258 2007-9-18 20:59 by wolfedacn
  综合中，多时钟的问题(已解决) 9805210005 2007-8-9 14 / 326 2007-9-18 14:27 by 陈涛
  问一个简单的问题(已解决) sunsibing 2007-9-10 1 / 50 2007-9-18 12:19 by heguo1983@hot
  请问综合工具能识别"==="吗？ lzyuer 2007-9-18 1 / 42 2007-9-18 12:13 by heguo1983@hot
  请问design 和 DA两者区别是什么 shanchao 2007-9-15 1 / 39 2007-9-17 19:30 by zzw
  请教dc和pt中时序差异的问题(已解决) zzw 2007-9-5 3 / 69 2007-9-17 19:20 by zzw
  带PAD的综合 hanxy 2007-9-15 1 / 66 2007-9-15 23:15 by 陈涛
  小弟对input transition, output capacitive, load, 不了解，哪里有这方面资料 wpeng18 2007-9-10 2 / 64 2007-9-13 00:25 by zzw
  请教：set_dont_use的确切含义是什么 Tina1978 2007-8-4 15 / 184 2007-9-11 10:12 by semi
Icon18 4天学会——DC综合（synopsys） 附件   1 2 3 easybad 2007-7-14 74 / 977 2007-9-10 16:24 by InitialD
  synopsysDC2007!!! - [售价 EDA元 2 元] 附件 zzz123456789 2007-8-16 5 / 192 2007-9-10 15:42 by tiogil
  问题 hjx2345 2007-9-9 1 / 19 2007-9-9 17:17 by mao_lee
  免费和大家共享DC资料 附件 lily3664356 2007-7-28 9 / 224 2007-9-9 15:07 by hjx2345
  请教 synopsys report 结果分析 lixin811013 2007-8-23 4 / 151 2007-9-6 00:48 by truelygoing
  请教一个set_clock_latency的问题 zzw 2007-8-22 2 / 119 2007-8-23 21:38 by zzw
  急问:VCS命令行 Wenf.Yeh 2007-8-23 0 / 36 2007-8-23 20:18 by Wenf.Yeh
  急用关于VCS Wenf.Yeh 2007-8-23 0 / 22 2007-8-23 15:36 by Wenf.Yeh
  综合讲义，希望对大家有帮助 附件   1 2 ariel20070302 2007-7-5 30 / 344 2007-8-23 15:12 by zhongyhong
  初学电路综合， 请高手指教 jiazi8079 2007-7-12 8 / 210 2007-8-23 15:12 by zhongyhong
  急问：这个命令该怎么设置？ Tina1978 2007-8-23 3 / 33 2007-8-23 14:45 by Tina1978
  如何进行时序约束啊 yliu777 2007-8-23 0 / 40 2007-8-23 09:55 by yliu777
  请教pc做clock tree。 liveindream 2007-8-23 0 / 26 2007-8-23 09:37 by liveindream
  请教DC综合SystemVerilog 附件 depeche_wz 2007-7-2 17 / 271 2007-8-23 01:42 by lixin811013
  求教关于PrimePower Wenf.Yeh 2007-8-21 1 / 40 2007-8-22 21:45 by Wenf.Yeh
  请问在tcl里面什么时候用引号" ",什么时候不需要用!谢谢指点! ydz0304 2007-8-20 2 / 38 2007-8-21 12:53 by ydz0304
 438 123456789
发新话题
查看 排序方式