439 123456789
发新话题

synthesis教程

    标题 作者 回复/查看 最后发表
  8位加法器的综合疑问？！ 3241 2007-6-16 10 / 227 2007-6-21 15:24 by dragonman
  作业请教 gaowei0525 2007-6-15 5 / 159 2007-6-18 22:52 by gaowei0525
  求candence综合部分的资料 ygw 2007-6-17 0 / 113 2007-6-17 23:36 by ygw
  请教SDF文件含有“x”的问题 bydblx 2007-6-15 4 / 179 2007-6-16 13:51 by bydblx
  对set_case_analysis用法的一些问题(已解决) heguo1983@hot 2007-6-13 4 / 213 2007-6-14 10:39 by heguo1983@hot
  有关翻译的问题 cola 2007-4-23 2 / 204 2007-6-10 18:11 by zhuzhzh
  dc 培训材料 附件   1 2 commitseven 2007-4-7 35 / 1081 2007-6-6 13:24 by szp9912
  synopsys dc 附件 yinbei-yinbei 2007-4-7 6 / 630 2007-6-5 16:21 by kaidi
  请教！像一些综合工具syplify等与quartusII、ISE这些FPGA厂商的工具比，有什么不同？ new_look 2007-6-1 1 / 177 2007-6-2 10:46 by new_look
  请教 有关map_effort depeche_wz 2007-4-28 3 / 258 2007-5-31 15:47 by qingshui
  综合时参数覆盖遇到的问题 yljusting 2007-5-25 20 / 230 2007-5-29 10:58 by yljusting
  dc综合后的面积问题 grass110119 2007-4-4 6 / 416 2007-5-26 11:42 by cxin13951
  DC手册 心海的一滴泪 2007-3-29 3 / 456 2007-5-22 23:41 by linguist
  关于// synthesis translate_on和// synopsys translate_on gowa 2007-4-16 6 / 281 2007-5-21 11:12 by tj121
  DC完时序违反该如何处理 zrt 2007-5-20 1 / 205 2007-5-20 15:57 by 陈涛
  请教：DC综合报告中给出的面积如何转换为门数？ 蓝月 2007-4-28 8 / 399 2007-5-19 16:40 by fengyujing701
  请哪位高手帮我看看这个约束脚本有什么问题 tongqingwu 2007-5-11 2 / 272 2007-5-11 15:46 by tongqingwu
  关于cell ** doesn't drive any nets zhupi2001 2007-5-9 1 / 162 2007-5-10 23:09 by 陈涛
  用了//synopsys keep_signal_name 名字还是变了,怎么办? heguo1983@hot 2007-4-27 2 / 232 2007-5-10 17:09 by heguo1983@hot
  请问综合时加PAD的问题 tongqingwu 2007-5-3 3 / 295 2007-5-8 19:02 by tongqingwu
  用DC把用memory generator生成的RAM和ROM转换为.db文件后，该怎么办了？ tongqingwu 2007-4-23 7 / 361 2007-5-7 23:28 by lianghaibin
  DC综合时的时序约束问题求助 tongqingwu 2007-5-6 3 / 257 2007-5-7 22:47 by 陈涛
  今为止唯一的一本针对主流IC设计平台工具，synopsys design compiler chenhongying 2007-4-30 0 / 300 2007-4-30 19:01 by chenhongying
  DC中 set false path 的问题 fuce 2007-4-25 3 / 287 2007-4-26 23:39 by 陈涛
  请问高人一个DC中关于memory的问题 lianghaibin 2007-4-18 6 / 244 2007-4-26 21:53 by lianghaibin
  数字综合　需要加电源地管脚吗 anty4111981 2007-4-19 3 / 167 2007-4-24 22:23 by 陈涛
Icon15 DesignCompiler中出现的问题，高手帮忙解决？ asic_lab 2007-3-12 4 / 376 2007-4-21 17:51 by heguo1983@hot
  DC综合前后仿真结果不一致，请教！ garywyz 2007-2-28 18 / 579 2007-4-21 17:46 by heguo1983@hot
  打开dc时，dc_shell与dc_shell-t区别是什么 huadong1860 2007-4-16 3 / 305 2007-4-19 13:37 by 陈涛
  请教一下，DC如何设置Clock的歪斜Slope？ depeche_wz 2007-4-19 1 / 165 2007-4-19 10:19 by victor_wang
  时延和面积之间的评价标准是什么？ 附件 huayinboy 2007-4-9 12 / 254 2007-4-16 17:15 by semi
  输出的时钟需要set load吗？ fuce 2007-4-13 2 / 221 2007-4-14 15:23 by 陈涛
  求dc教程 附件 wzl540 2007-3-23 2 / 319 2007-4-13 15:30 by 03110315
  弱弱地问综合后的网表如何提取？ huayinboy 2007-4-10 3 / 221 2007-4-11 13:54 by 陈涛
  请教DC 中gate optimization具体做什么呢？ windzjy 2007-3-3 1 / 218 2007-4-9 13:25 by 陈涛
  关于库的设置 cola 2007-4-9 1 / 193 2007-4-9 10:21 by 陈涛
  Hdl Chip Design donaphael 2007-3-29 1 / 225 2007-4-7 00:23 by elevenlyw
  如何保证RTL设计与综合后网表的一致性 garywyz 2007-3-6 8 / 397 2007-4-6 16:05 by linda_0823
  急求救：有关ATPG Tetramax的问题 windzjy 2007-4-5 1 / 172 2007-4-5 13:17 by deodar_li
  ep2c5用synplify综合后与QII接合问题? gmf2008 2007-4-4 0 / 135 2007-4-4 10:18 by gmf2008
  关于tcl hitpirpir 2007-3-26 1 / 216 2007-4-2 20:56 by hitpirpir
  熟悉代码对做综合的工程师而言是不是很重要？ cola 2007-3-12 9 / 368 2007-3-30 13:59 by heguo1983@hot
  请教：综合策略 附件   1 2 cola 2007-1-29 37 / 1065 2007-3-26 16:59 by lxy007
  请教一下高手,怎么让我RTL里的wire的名字在综合时不被改变呢!谢谢!! andyhua 2007-2-1 12 / 507 2007-3-26 16:28 by chinaxamouse
  GTECH是个啥东东？ garywyz 2007-3-20 4 / 371 2007-3-25 20:24 by garywyz
  steup的作用 心海的一滴泪 2007-3-22 5 / 237 2007-3-24 23:04 by 陈涛
  DC 心海的一滴泪 2007-3-23 0 / 146 2007-3-23 11:47 by 心海的一滴泪
  库文件 心海的一滴泪 2007-3-22 2 / 223 2007-3-23 11:01 by 心海的一滴泪
  怎么建自己的库啊 心海的一滴泪 2007-3-20 3 / 231 2007-3-21 09:15 by 陈涛
  slack一直跑不出来 gotin 2007-1-21 6 / 326 2007-3-20 14:08 by zhouchx
 439 123456789
发新话题
查看 排序方式