|
| | 1 | 2 | 3 | 4 | 5 | 6 | | 7 | 8 | 9 | 10 | 11 | 12 | 13 | | 14 | 15 | 16 | 17 | 18 | 19 | 20 | | 21 | 22 | 23 | 24 | 25 | 26 | 27 | | 28 | 29 | 30 | | | | | |
|
|
1.使用VHDL语言编程设计一个16位的序列信号发生器,16位的数据自定,无特殊要求;2.使用VHDL语言编程设计一个16位的序列检测器,16位的数据自定,无特殊要求
如何使用VHDL语言设计一个数字相关器[ 本帖最后由 wushengqi 于 2008-4-20 18:29 编辑 ]
如何使用VHDL语言编程设计一个16位的序列信号发生/检测器?
|
|
