个人信息
状态: 当前离线
weilvlun
发短消息 加为好友
日历
« 2008-10  
日一二三四五六
   1234
567891011
12131415161718
19202122232425
262728293031 
回复
更多
收藏的版块
更多
    文集
    更多
    主题
    更多
    Altera论坛 | 2008-8-6 21:27
    用quartus已经快一年了，从来没有遇到这种问题，请高手赐教。我使用的是top--down的设计方法，先用vhdl编辑所有小模块，然后再将模块连接起来。因为模块较多，所以我用了总线标号的办法，即把相对应的接口用相同的标号注明，类似于Protel中的标号方式，但是在编译时老是报错，Error: Width mismatch in port "address[7.. ...
    查看(11) | 回复(1) | 收藏