用ise调用modelsim进行行为仿真，结果正确；但在转换后仿真及map仿真时都出现问题：Loading netgen/map/circuit_map.sdf# ** Fatal: (vsim-3809) Types do not match between component and entity for generic tipd_i#Time: 0 psIteration: 0Instance: /test/uut/xlxi_9_vtb_acs_map_dis_din_snn_0_dxmux ...

vierbi采用软判决时，译码输入要进行Q电平量化，这个Q比特量化到底怎么实现，是不是编程是还要根据转移函数写一个量度表呢，有个资料上说，对编码器输出的信号进行3bit量化，把量化电平分为3，2，1，0，-1，-2，-3，-4（对应二进制略）那我假如要进行8bit量化，具体怎么实现呢，有没有人做过，指点一下