更多我的主题

• altera clock mux一问

  2008-09-18 09:26:49   /   Altera论坛

  altera FPGA clock mux是否真的可以使用internal logic drive，按照他们的资料说是可以，可是实际使用好像 不行，不知道哪位大侠用过，请指导一下，谢谢

  查看(7) 评论(0)

• 什么是virtual clock？

  2008-09-04 15:10:08   /   Altera论坛

  什么是virtual clock，有何用途？谢谢

  查看(21) 评论(1)

• 如何提高FPGA的资源利用率？

  2008-08-14 17:17:32   /   Altera论坛

  我看了综合完后的报告，发现memory和alut的利用分别为23%和75%，可是在我再添加memory时居然报error（out of memory）？那位大虾能指导一下，

  查看(86) 评论(6)

• assign a = #delay b;

  2008-08-04 11:30:16   /   HDL语言

  assign a = #delay b;这种coding风格在FPGA综合时候是否有麻烦。在asic中有人喜欢这么用

  查看(270) 评论(7)