用户菜单

• 给我留言
• 加入好友
• 发短消息
• 我的介绍
• 论坛资料
• 空间管理

标题搜索

我的存档

• 2007年07月
• 2007年06月
• 2007年05月

最新评论

• [文件] 好东西

最新来客

• 

  fpgaxxxx

• 

  店小二

• 

  luckoo

• 

  clan

• 

  cryinrain_cug

• 

  196038

• 

  194605

• 

  IC菜鸟

• 

  king252246

• 

  sharpshell

• 

  feifei_hjf

• 

  zk555

我的足迹

• [日志] 参考设计之二：串口测试 （VHDL源码顶层文件）
• [日志] 好男人找不到女朋友的根源！(转)
• [日志] (转)谈VHDL/Verilog的可综合性以及对初学者的一些建议
• [日志] 再谈锁存器
• [日志] CPLD和FPGA区别
• [日志] 写了了个CPU
• [日志] 写状态机时将敏感表后描述的默认状态设计为不定态X的好处
• [日志] verilog编写规范
• [日志] 数字后端流程
• [日志] 转：办公室人际关系五个"不"

我的好友

• 

  王老二

数据统计

• 访问量: 859
• 文件数: 1
• 建立时间: 2007-05-19
• 更新时间: 2007-07-19

RSS订阅