我想用FPGA实现RS232串口通信，结果给计算机发数据时，如果我的数据位里有几个1或0连续的情况，计算机就分辨不出来，还有起始位和结束位，计算机判断不准确。请各位高手指点一下，这是为什么？怎么解决？万分感谢！

when st1=>。。。。。。reg

请教各位高手一个问题，我用VHDL编写一段程序，我希望可以实现在执行某个进程时，将几个端口设定为输入端口，在执行另一个进程时，这几个端口只用做输出端口。当然了，这两个进程不会同时执行。请问有什么办法可以做到吗？谢谢！

我编的一段关于状态机的程序，请高手帮我看看，我错在哪里？谢谢！！process(reset, clk)beginif (reset='1') thenc_state

请教高手，请问如何知道FPGA是不是烧坏了？谢谢！