标签: 时序

  标题 版块 作者 回复/查看 最后发表
  sdram的原理与时序中文详解 Altera论坛 xigcw 2008-7-22 12 / 91 2008-7-25 00:59 by jianghua00x
  时序仿真正确但是功能仿真错误( 续） Altera论坛 nb533 2008-7-22 1 / 16 2008-7-22 22:59 by nb533
  求助一个时序   1 2 HDL语言 toproc 2008-3-15 42 / 2631 2008-7-17 09:18 by iview
  完美时序——时钟设计中文指南   1 2 3 4 时钟与复位 yplu 2007-9-13 110 / 858 2008-7-16 21:40 by chx1101
  用示波器观察Avalon总线信号发现的问题 NIOSII/SOPC Builder wy_gogogo 2008-7-6 4 / 37 2008-7-9 22:46 by zc_mint
  关于同一个Avalon总线上多个从外设时序参数设置问题的困惑 NIOSII/SOPC Builder wy_gogogo 2008-7-2 1 / 22 2008-7-5 11:57 by xjg121
  硬件工程师必备   1 2 Modelsim仿真 下雨天儿 2008-2-26 31 / 267 2008-4-24 06:43 by tb00
  请教Astro之后由于CTS造成的延迟出现的时序问题 数字后端 yqfirmament 2008-4-15 0 / 48 2008-4-15 10:29 by yqfirmament
Icon12 难道Quartus有错吗？ Altera论坛 redmanwang 2008-3-5 0 / 66 2008-3-5 16:43 by redmanwang
  有没有关注ASIC设计的FPGA验证的朋友 芯片验证 danber 2007-11-10 10 / 204 2007-12-8 11:30 by victor_wang
  建立时间问题 代码风格 vfdff 2007-10-6 9 / 203 2007-11-27 14:41 by haoyanjun168
  为什么时序仿镇与功能仿真不对呢？急 HDL语言 zbg0107 2007-11-19 1 / 543 2007-11-21 14:09 by aiwa0311
  时序问题 FFT vfdff 2007-11-10 3 / 128 2007-11-19 19:52 by davidloved
  综合中，报告时序违反的问题?? 芯片综合 狼行 2007-9-11 4 / 168 2007-9-22 10:47 by lnxkxxlnxkxx