标签: 语法
| 标题 | 版块 | 作者 | 回复/查看 | 最后发表 | |
|---|---|---|---|---|---|
| verilog 怎么可以使用同名变量 | HDL语言 | vfdff 2008-8-20 | 6 / 120 | 2008-8-21 11:37 by vfdff | |
| 关于QUARTUS 8.0第三方编辑器的问题 | Altera论坛 | zixi 2008-8-19 | 0 / 15 | 2008-8-19 14:59 by zixi | |
 |
verilog黄金参考 1 2 3 | 教程 | reader7510 2007-8-22 | 74 / 3727 | 2008-5-29 21:07 by lzhang |
 |
可综合设计和Verilog Verilog 简介【free】下载【/free】 1 2 | 资源共享 | reader7510 2007-10-27 | 43 / 1965 | 2008-4-28 20:30 by maria_julia |
| 基本语法（verilog） | HDL语言 | vfdff 2007-12-16 | 3 / 722 | 2008-4-16 14:24 by youtao123 | |
| testbench好难呀，语法灵活 | testbench入门 | renconghui 2008-1-6 | 8 / 169 | 2008-3-5 23:14 by brooks | |
| 异步 | 代码风格 | vfdff 2007-12-17 | 15 / 97 | 2008-2-13 10:32 by liming1010110 | |
| 基本语法 | Modelsim仿真 | vfdff 2007-12-15 | 3 / 47 | 2007-12-19 12:21 by liangzhitu | |
| Synplify 的语法限制 | Synplify综合 | vfdff 2007-11-30 | 4 / 152 | 2007-12-16 11:28 by jya |
