注册
登录
标签
帮助
EDA专业论坛
»
通用设计
» 关于总线冲突的问题
FPGA/CPLD芯片价格查询系统
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
关于总线冲突的问题
liuhaonjupt
助工
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2007-12-20 19:36
只看该作者
FPGA/CPLD 器件价格查询系统
关于总线冲突的问题
想请教一个问题,在芯片设计中解决总线冲突的时候,一般都是采用三态门的方法,但内部使用三态门不知道可以不可以综合,还有为什么采用三态门?可以用mux来代替吗?多谢.
帖子
2
精华
0
积分
7
活跃指数
1
在线时间
3 小时
注册时间
2007-11-2
最后登录
2008-2-16
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
amormio124
高工
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2007-12-20 22:13
只看该作者
FPGA开发板,低价优惠预订中...
re
你说的芯片是指IC还是FPGA?
数字的IC内部几乎不使用三态门,
FPGA也一般在IO才使用三态门。
帖子
329
精华
0
积分
1374
活跃指数
48
来自
四川-成都
在线时间
275 小时
注册时间
2006-4-5
最后登录
2008-11-18
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
flxmu
助工
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2007-12-27 15:45
只看该作者
FPGA开发板,低价优惠预订中...
同意楼上的,FPGA的片内总线还是要用MUX,用三态门多了就容易有时序问题...
帖子
28
精华
0
积分
249
活跃指数
2
在线时间
69 小时
注册时间
2004-3-2
最后登录
2008-11-14
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
eugene_cloud
助工
发短消息
加为好友
当前离线
4
#
大
中
小
发表于 2008-1-1 03:38
只看该作者
FPGA/CPLD 器件价格查询系统
不太明白啥叫“总线冲突”, 能否解释一下?
帖子
22
精华
0
积分
811
活跃指数
11
在线时间
10 小时
注册时间
2007-11-14
最后登录
2008-3-3
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
final04
工程师
发短消息
加为好友
当前离线
5
#
大
中
小
发表于 2008-1-5 16:00
只看该作者
FPGA开发板,低价优惠预订中...
通过总线往外读数据
同时有数据通过总线写到内部 就会有总线冲突吧
个人理解
帖子
185
精华
0
积分
611
活跃指数
101
在线时间
146 小时
注册时间
2006-7-27
最后登录
2008-11-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
qlgcool
工程师
发短消息
加为好友
当前离线
6
#
大
中
小
发表于 2008-1-9 13:37
只看该作者
FPGA开发板,低价优惠预订中...
学习中!!!!!!!!!!
没有失败 只有放弃
帖子
176
精华
0
积分
906
活跃指数
151
在线时间
61 小时
注册时间
2007-3-20
最后登录
2008-11-19
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
xihongshi
datto
版主
HiView
发短消息
加为好友
当前在线
7
#
大
中
小
发表于 2008-1-9 14:05
只看该作者
FPGA/CPLD 器件价格查询系统
内部总线冲突的话,用仲裁算法
不喜欢半途而废,很高兴和喜欢做技术搞研究的兄弟交朋友^~^datto4383@hotmail.com
帖子
563
精华
0
积分
17988
活跃指数
194
来自
上海
在线时间
1298 小时
注册时间
2005-12-5
最后登录
2008-12-2
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
iverson8268
助工
发短消息
加为好友
当前离线
8
#
大
中
小
发表于 2008-1-9 22:39
只看该作者
FPGA/CPLD 器件价格查询系统
能不能解释一下什么叫仲裁算法啊?
帖子
36
精华
0
积分
629
活跃指数
28
来自
大连
在线时间
22 小时
注册时间
2006-11-19
最后登录
2008-5-27
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
seaview
工程师
发短消息
加为好友
当前离线
9
#
大
中
小
发表于 2008-1-9 22:50
只看该作者
FPGA/CPLD 器件价格查询系统
比较常用的是mux,因为大部分FPGA内部没有三态资源,
wire data_out = (cs & proc_rd) ? data_in : 16'h0000;
地址片选可保证总线不会发生冲突
[
本帖最后由 seaview 于 2008-1-9 22:51 编辑
]
帖子
178
精华
0
积分
718
活跃指数
39
在线时间
505 小时
注册时间
2005-4-21
最后登录
2008-12-1
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
mafan88
高工
发短消息
加为好友
当前离线
10
#
大
中
小
发表于 2008-1-21 14:59
只看该作者
FPGA开发板,低价优惠预订中...
通常我门遇到要用三态门的时候,在方针的时候可以在程序中写。。。。
具体到应用时则是在做后端时再添加
帖子
306
精华
0
积分
4195
活跃指数
301
在线时间
46 小时
注册时间
2006-12-28
最后登录
2008-12-2
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
rencj1979
助工
发短消息
加为好友
当前离线
11
#
大
中
小
发表于 2008-1-23 11:42
只看该作者
FPGA/CPLD 器件价格查询系统
楼主,你的问题让人都不知道该怎么回答了!
帖子
7
精华
0
积分
393
活跃指数
3
在线时间
1 小时
注册时间
2007-1-17
最后登录
2008-1-23
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
SystemVerilog/SystemC
形式验证
数字后端
Astro
Encounter
模拟IC
Hspice
Tanner
AD/DA
脚本设计
FPGA/IC应用设计
威客专版
IP cores开发交流
通用设计
串行接口
USB
分频倍频
FIFO
8051
CPU
时钟与复位
通信与DSP技术
DDS
Matlab
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
板级设计
原理图大集合
基础知识
Protel
PowerPCB
CAM350
Allegro
嵌入式软件
基础知识
vxworks
Linux/uClinux
Windows CE
XP Embedded
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
广告专版
网友交流
站内事务
资源共享
EDA之家
闲话聊天
开心一刻
Blog使用
EDA先锋工作室
本站历任版主
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
勋章
访问推广
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计