注册
登录
标签
帮助
EDA专业论坛
»
Xilinx论坛
» 请问:FPGA中的LUT的物理硬件是什么呢
FPGA/CPLD芯片价格查询系统
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
请问:FPGA中的LUT的物理硬件是什么呢
cofelight
工程师
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2008-1-9 15:04
只看该作者
FPGA/CPLD 器件价格查询系统
请问:FPGA中的LUT的物理硬件是什么呢
不好意思,菜鸟问题
# i0 t" @3 n7 B3 R( Z& L
2 Y, J- g! {) R6 S
但是就LUT的结构,查了半天网页,也没有看明白。
6 O$ d+ O+ \) u! `' B3 O
一个普通的4输入LUT说白了就是一个存储了逻辑真值表的RAM么?
+ }! ?9 X7 G4 D* w2 ~
那么在FPGA上没有什么CMOS之类的模拟电路了么?
4 n8 i" s( S2 |5 D- R. }7 ^, M& r
- i& n1 U: C0 F. T: k" E: G& F3 |8 g
还有啊,一个LUT大概的latency是多少呢?
5 K u# W: J2 @% l0 B
是与它包含的逻辑有关系么?如果只是查表取值的话,那应该时延都是一样的吧。
! ] J+ j- u: ~2 W: A# G5 {% v
好像又不是这样。
/ d0 _. [1 D* r) z/ ^' H! E5 I6 G4 r: Y2 F
0 Y: J& z7 j6 i$ ^* g: x
大侠快来教教我吧,谢谢。
帖子
56
精华
0
积分
448
活跃指数
42
在线时间
28 小时
注册时间
2007-3-14
最后登录
2008-12-2
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
kobegpfan
工程师
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2008-1-10 15:06
只看该作者
FPGA开发板,低价优惠预订中...
你的理解其实是对的。
8 N, R a6 m% j# E, W
1. LUT就是一个RAM,我们要实现什么样的逻辑,其实就是往RAM里写入不同的数据。你去看数字电路的真值表达式就明白了,四个输入的功能模块不管怎么复杂,总的输入组合是16种,所以最后的输出最多也是16种,这个情况和4x4的ram的情况完全一样,四个输入相当于4bit的寻址,那么该功能的计算结果如果预先放置在ram中的话,读该地址就刚好输出同样的结果。所以两者是等价的。
3 B1 T7 f7 j, V
2. FPGA上当然有CMOS电路了。你把CMOS电路和模拟电路混淆了吧。其实不管LUT,还是BUF,还是MUX,还是REG,这都是high level的命名,是数字电路的概念,但是这些component其实都是用若干个CMOS晶体管构成的。我想这个你可能一说就明白了。
: o1 W3 X4 u: M) F/ o3 H
3. CMOS和模拟电路不是一个概念,CMOS工艺是绝大多数数字和模拟电路的基础。不同之处在于,数字电路主要取晶体管的0/1两个状态来构成逻辑,而模拟电路则取其线性区或者饱和区的特殊功能来实现信号放大、稳定、混频等非数字的操作。FPGA的每个bank都能支持若干电源标准,我想里面可能会有一个用于稳压的电路,如果有,那个就是你说的模拟电路了。
) ^1 g' N: a2 d
4. LUT的延迟都是一样的。如果不考虑LUT后面链接的REG/MUX等,其自身的延迟是固定的。
帖子
227
精华
1
积分
4424
活跃指数
142
在线时间
116 小时
注册时间
2005-2-15
最后登录
2008-12-2
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
haoyanjun168
高工
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2008-1-10 15:11
只看该作者
FPGA开发板,低价优惠预订中...
2楼说的好,支持!
帖子
619
精华
0
积分
3363
活跃指数
577
在线时间
127 小时
注册时间
2007-7-3
最后登录
2008-11-9
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
yachong001
工程师
发短消息
加为好友
当前离线
4
#
大
中
小
发表于 2008-1-10 15:33
只看该作者
FPGA开发板,低价优惠预订中...
CMOS和模拟电路不是一个概念,CMOS工艺是绝大多数数字和模拟电路的基础。不同之处在于,数字电路主要取晶体管的0/1两个状态来构成逻辑,而模拟电路则取其线性区或者饱和区的特殊功能来实现信号放大、稳定、混频等非数字的操作。FPGA的每个bank都能支持若干电源标准,我想里面可能会有一个用于稳压的电路,如果有,那个就是你说的模拟电路了。
1 _6 J- `& i5 A" n" d0 w9 H* e9 r
# i7 ~( ?0 V9 [9 p X* a
谢谢!让我学到东西了
帖子
212
精华
0
积分
4139
活跃指数
160
在线时间
127 小时
注册时间
2006-9-12
最后登录
2008-12-3
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
yachong001
工程师
发短消息
加为好友
当前离线
5
#
大
中
小
发表于 2008-1-10 15:34
只看该作者
FPGA开发板,低价优惠预订中...
这理解的 佩服啊!!
帖子
212
精华
0
积分
4139
活跃指数
160
在线时间
127 小时
注册时间
2006-9-12
最后登录
2008-12-3
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
cofelight
工程师
发短消息
加为好友
当前离线
6
#
大
中
小
发表于 2008-1-11 09:09
只看该作者
FPGA开发板,低价优惠预订中...
明白一些了,
+ x* s/ C5 q4 h9 a, ~" e* |) p
十分感谢
帖子
56
精华
0
积分
448
活跃指数
42
在线时间
28 小时
注册时间
2007-3-14
最后登录
2008-12-2
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
yoyoqimin
工程师
发短消息
加为好友
当前离线
7
#
大
中
小
发表于 2008-1-18 16:36
只看该作者
FPGA/CPLD 器件价格查询系统
谢谢,我也学到些东西
帖子
82
精华
0
积分
310
活跃指数
62
在线时间
73 小时
注册时间
2007-6-22
最后登录
2008-11-26
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
mqb2008
工程师
发短消息
加为好友
当前离线
8
#
大
中
小
发表于 2008-1-18 19:28
只看该作者
FPGA/CPLD 器件价格查询系统
FPGA里只有CMOS没有TTL吗?
这东东我一定要学会
帖子
162
精华
0
积分
800
活跃指数
100
来自
江苏南通
在线时间
74 小时
注册时间
2007-3-17
最后登录
2008-10-10
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
zmzmzmz
工程师
发短消息
加为好友
当前离线
9
#
大
中
小
发表于 2008-1-18 20:12
只看该作者
FPGA开发板,低价优惠预订中...
学习一下!!!
帖子
158
精华
0
积分
285
活跃指数
50
在线时间
42 小时
注册时间
2006-9-30
最后登录
2008-10-14
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
bluebaggio
助工
发短消息
加为好友
当前离线
10
#
大
中
小
发表于 2008-1-18 22:12
只看该作者
FPGA开发板,低价优惠预订中...
多谢2楼的指点啊
帖子
37
精华
0
积分
183
活跃指数
36
在线时间
4 小时
注册时间
2007-10-22
最后登录
2008-11-8
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
NO
加分+清水+封人
版主
发短消息
加为好友
当前离线
11
#
大
中
小
发表于 2008-1-19 14:22
只看该作者
FPGA/CPLD 器件价格查询系统
回复 2# 的帖子
说的很好
养家糊口中~~~~
帖子
532
精华
0
积分
5013
活跃指数
230
在线时间
613 小时
注册时间
2006-7-19
最后登录
2008-11-11
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
aman155
助工
发短消息
加为好友
当前离线
12
#
大
中
小
发表于 2008-2-2 20:24
只看该作者
FPGA/CPLD 器件价格查询系统
2楼说得很好
帖子
44
精华
0
积分
218
活跃指数
41
在线时间
15 小时
注册时间
2007-3-27
最后登录
2008-9-13
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
stiff
工程师
发短消息
加为好友
当前离线
13
#
大
中
小
发表于 2008-2-3 16:32
只看该作者
FPGA/CPLD 器件价格查询系统
我的感觉也是RAM
帖子
105
精华
0
积分
490
活跃指数
71
在线时间
40 小时
注册时间
2004-1-29
最后登录
2008-11-27
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
holky
工程师
发短消息
加为好友
当前离线
14
#
大
中
小
发表于 2008-10-5 16:24
只看该作者
FPGA开发板,低价优惠预订中...
帖子
241
精华
0
积分
1301
活跃指数
216
在线时间
25 小时
注册时间
2007-3-22
最后登录
2008-11-14
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
SystemVerilog/SystemC
形式验证
数字后端
Astro
Encounter
模拟IC
Hspice
Tanner
AD/DA
脚本设计
FPGA/IC应用设计
威客专版
IP cores开发交流
通用设计
串行接口
USB
分频倍频
FIFO
8051
CPU
时钟与复位
通信与DSP技术
DDS
Matlab
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
板级设计
原理图大集合
基础知识
Protel
PowerPCB
CAM350
Allegro
嵌入式软件
基础知识
vxworks
Linux/uClinux
Windows CE
XP Embedded
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
广告专版
网友交流
站内事务
资源共享
EDA之家
闲话聊天
开心一刻
Blog使用
EDA先锋工作室
本站历任版主
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
勋章
访问推广
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计