综合错误二
我是一个Xilinx初学者，原来采用ACTEL中Sysplify综合成功的程序，在Xilinx中用XST却综合不了。8 R% u7 s i" f3 D! n$ A9 q. `4 q
LIBRARY ieee;$ h3 D' h/ G) Q
USE ieee.std_logic_1164.ALL;! m" S ^- F w. R* Q& i' ~; m
4 f2 ~8 ~# I) m" ?; i% i0 E6 O! KENTITY li_74374 IS
2 H9 W* r9 z( E. C0 F5 p& k- j6 o0 E, o3 s( f4 q* k4 J7 \* ]; C
PORT(clock, oebar : IN std_logic;
( H6 p+ r- `' d4 T( D( s
# n0 V8 f* J9 Y! p6 e1 Ldata : IN std_logic_vector(7 downto 0);! X* c Y1 g1 y3 q. M5 R0 m; N1 J
. j- z% |+ I" I( I: n% l. R( ^) a
qout : OUT std_logic_vector(7 downto 0));
/ t ~3 j8 c) n2 \END7 B# w- K# W) v+ X9 E7 r
li_74374;/ @: P- e' K6 B
' g) a: n q2 T& A3 ]0 z- WARCHITECTURE using_1164 OF li_74374 IS9 O: U$ _+ i7 a4 H* V; Y
) o, s) M# Z% {: f--internal flip-flop outputs: h' y& m. {4 G; B* [/ ]# q
8 _; Y, b) t9 x6 [. H
SIGNAL qint : std_logic_vector(7 downto 0);
& c8 u6 G) r) Q8 R! C" M# p0 O) kBEGIN
+ b! W; v4 q* l/ Z 6 y; f4 w2 f2 D
: z. v. R7 R7 Q. h$ q t2 m4 f9 ]qint <= data WHEN rising_edge(clock); --d-type flip flops* F" o9 ]& x+ S9 w% h! P
- H: {- I, ^. m( ~
qout <= qint WHEN oebar = '0' ELSE "ZZZZZZZZ"; --three-state buffers
* P7 W4 g8 J, l1 t$ ` ! V! L( [0 G) b' }# }
j$ m$ J4 S, b. W2 K' d
END
+ m9 n1 ? \) pusing_1164;& ~- M' e1 S, M7 v7 {
& ~! Y) @( n8 @3 ]& i0 p综合时出现如下错误：4 K4 J$ {+ |; k, U
ERROR:Xst:797 - C:/Xilinx/leecm2008/li_74374.vhd line 19: unsupported Clock statement.8 v, H% L8 d2 W8 f" Q+ `2 v
第19行为黑色部分。! L8 i1 K8 u- U! V) C
3 D4 e9 `, W2 t5 q2 G1 j以上程序在ACTEL中运行正常。
搜索更多相关主题的帖子:
综合
