注册
登录
标签
领取红包
帮助
EDA专业论坛
»
Xilinx论坛
» 关于FPGA配置期间的电流
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
关于FPGA配置期间的电流
jlulhf
工程师
个人空间
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2008-4-8 22:55
只看该作者
关于FPGA配置期间的电流
请问各位大侠,有没有讨论过
XILINX
FPGA
在
配置
期间的电流?
6 I6 d+ l* _0 R2 U
方式一:两片FPGA分别单独配置
: g9 @2 |+ I. N# J6 R
方式二:两片FPGA采用菊花链式配置
( F$ l; @8 t/ Y/ `# P
在以上两种方式中,配置期间的电流有
区别
不?
; G& V* T1 \& N9 h. o
- B# W. T1 [( g/ O6 C
如果哪位仁兄曾经研究过这个问题还请不吝指教
$ C. T0 B8 u' y7 ~- K9 F
谢谢
$ V# F$ [5 `" ]. o s. x
# m; T1 e, P; [
, c) j& L1 ?+ v* p/ l9 J8 ]% y% W
4 P! o. S$ |7 @( i2 }6 d& Z9 s3 c
------
5 i% H0 Z' }& z F
Email:
robin99058@126.com
搜索更多相关主题的帖子:
XILINX
FPGA
配置
电流
帖子
111
精华
0
积分
388
活跃指数
4
在线时间
34 小时
注册时间
2006-12-4
最后登录
2008-4-9
查看详细资料
TOP
仙猫
工程师
个人空间
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2008-4-9 12:54
只看该作者
在一块芯片的情况下的电流datasheet里有记述的
感觉是,如果两片单独配置那就是简单的叠加,链式配置因时间是错开的,电流肯定不会超过单独配置时的值。
$ J2 f7 t9 @- {, `3 p. z& [2 X
电路上要注意的是:上电时让core电源最后启动,就可避免配置过程中出现大电流。
帖子
62
精华
0
积分
3129
活跃指数
62
在线时间
24 小时
注册时间
2007-12-30
最后登录
2008-9-8
查看详细资料
TOP
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
形式验证
数字后端
Encounter
Astro
模拟IC
Hspice
AD/DA
Tanner
脚本设计
FPGA/IC应用设计
IP cores开发交流
通用设计
FIFO
分频倍频
串行接口
8051
CPU
USB
时钟与复位
通信与DSP技术
Matlab
DDS
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
威客专版
嵌入式软件
vxworks
Linux/uClinux
Windows CE
XP Embedded
基础知识
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
FPGA开发板
广告专版
网友交流
本站历任版主
站内事务
资源共享
EDA之家
开心一刻
闲话聊天
Blog使用
EDA先锋工作室
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
个人空间管理
升级个人空间
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计
LDO芯片 免费样品申请
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
[AD]IC设计培训“数字设计班”10月中旬开,“数字提高班”10月下旬开,“模拟提高班”11月中旬开
[AD]IC设计培训“数字设计班”10月中旬开,“数字提高班”10月下旬开,“模拟提高班”11月中旬开