注册
登录
标签
领取红包
帮助
EDA专业论坛
»
FPGA开发板
» VHDL中如何进行信号的连接?
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
VHDL中如何进行信号的连接?
qinyonglyz
工程师
个人空间
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2008-4-29 10:17
只看该作者
VHDL中如何进行信号的连接?
在
V
HDL
硬件描述
语言
中,如何进行信号的连接或者是
端口
和
信号
的连接呢?
send_bus1=>send_port;与
send_port<=send_bus1;是等效的吗?
怎么理解
when "00=>port<=b'00100101;呢?
请大家解析下!
谢谢
搜索更多相关主题的帖子:
VHDL
帖子
86
精华
0
积分
331
活跃指数
23
在线时间
15 小时
注册时间
2007-12-12
最后登录
2008-8-17
查看详细资料
TOP
nyh7850730
助工
个人空间
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2008-6-8 18:23
只看该作者
不等效
元件例化
帖子
12
精华
0
积分
83
活跃指数
11
在线时间
3 小时
注册时间
2007-10-15
最后登录
2008-6-21
查看详细资料
TOP
mnop561
禁止访问
个人空间
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2008-7-9 00:52
只看该作者
烤鸟蛋机,烤鹌鹑蛋机,鸟蛋机,烤蛋机电话华恒机电024-88324639烤鸟蛋
提示:
作者被禁止或删除 内容自动屏蔽
帖子
75
精华
0
积分
716
活跃指数
74
在线时间
0 小时
注册时间
2008-4-23
最后登录
2008-7-21
查看个人网站
查看详细资料
TOP
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
形式验证
数字后端
Encounter
Astro
模拟IC
Hspice
AD/DA
Tanner
脚本设计
FPGA/IC应用设计
IP cores开发交流
通用设计
FIFO
分频倍频
串行接口
8051
CPU
USB
时钟与复位
通信与DSP技术
Matlab
DDS
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
威客专版
嵌入式软件
vxworks
Linux/uClinux
Windows CE
XP Embedded
基础知识
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
FPGA开发板
广告专版
网友交流
本站历任版主
站内事务
资源共享
EDA之家
开心一刻
闲话聊天
Blog使用
EDA先锋工作室
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
个人空间管理
升级个人空间
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计
LDO芯片 免费样品申请
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
数字前端设计班10月16日开班,模拟实战提高班11月12日开班,"数字提高班"11月下旬开班
数字前端设计班10月16日开班,模拟实战提高班11月12日开班,"数字提高班"11月下旬开班
数字前端设计班10月16日开班,模拟实战提高班11月12日开班,"数字提高班"11月下旬开班