FPGA/CPLD芯片价格查询系统
电源监控方案 免费样品申请
 154 123456
发新话题
打印

免费获赠 xilinx ISE 10.1设计套件

本主题由 System 于 2008-5-21 05:00 解除限时置顶

免费获赠 xilinx ISE 10.1设计套件

Xilinx ISE® Design Suite10.1版本自2008年3月25日发布,包括 ISE Foundation、嵌入式开发套件 (EDK)System Generator for DSP AccelDSP™综合工具、ChipScope™ Pro 分析仪和ChipScope Pro Serial I/O 工具、 PlanAhead设计和分析工具以及ISE仿真器等多种工具
0 f9 M7 V2 ^7 z3 f. L
2 C: s6 s, }# c5 h# `0 `& T赛灵思ISE Design Suite 10.1版软件提供了一个可定制的环境可以通过定制来适合设计人员的特殊需要9 ^1 z) ]9 U8 {% E* K) R" e% L  j
ISE Foundation是业界最全面的可编程逻辑设计环境。ISE Foundation支持所有赛灵思领先CPLDFPGA产品系列并且提供了完成任何逻辑设计所需要的一切即可以独立运行也可以与第三方EDA设计工具紧密集成。ISE Foundation免费提供了ISE Simulator Lite版本并且提供了升级到ISE Simulator全功能版本的选择。ISE Foundation支持Microsoft Windows Linux环境。
7 m- @' @( ^% B+ E8 y4 b2 l7 ~8 q' UISE WebPACK可从赛灵思网站免费下载。ISE WebPACK™为完成采用赛灵思CPLD和低密度FPGA的可编程逻辑设计提供了所需要的一切并且包含业界领先的ISE Foundation工具中的同样工具。ISE WebPACK支持Microsoft Windows Linux环境。4 Y. g5 q  a. L- h- e
System Generator for DSPSystem Generator for DSP套件为采用赛灵思FPGA的高性能DSP系统提供了完整的设计环境。通过Simulink MATLAB系统建模和自动代码生成的无缝集成高级抽象可自动编译到高度并行的系统中并且不会带来任何性能损失。System GeneratorXilinx XtremeDSP解决方案的重要部分。XtremeDSP 解决方案提供了先进的芯片技术、设计工具、IP内核、开发套件以及专用设计和教育培训服务。
$ k) I5 L$ G/ v9 m; M
  b$ b) Y+ O4 i( ~- i2 [- ]% h. cAccelDSP Synthesis Tool -AccelDSP™ 综合工具可直接从浮点MATLAB® M-文件自动生成可综合的RTL模型。利用AccelDSP综合工具,以MATLAB语言编写的算法可驱动整个设计和验证流程。从浮点定义到门级实现的所有主要步骤都可从MATLAB源语句生成,并且可通过直观的用户界面控制。5 M0 \9 ~, b$ R. @: E1 H

% @$ c+ i) o: z2 z9 j9 p( _& A" X0 M" \3 p5 c! G5 [2 ?
Xilinx Platform Studio (XPS) 对于适配到Xilinx FPGA的采用PowerPCä 硬处理器核和 Xilinx MicroBlazeä 软处理器核的嵌入式子系统Xilinx Platform Studio套件可以完成设计的简化、抽象和加速。XPS 套件与计算IP库、软驱动、文档、参考设计和MicroBlaze软处理器IP内核共同构成赛灵思嵌入式开发套件(EDK)的一部分。
' l1 s0 V& m$ ]* g# m$ N* W- P" c
& f! U% `- S! ~6 g- pPlanAhead设计和分析工具 - 通过采用过去ASIC设计人员常用的分层布局规划技术来提高综合和布局布线等设计步骤的效率,PlanAhead工具支持FPGA设计人员取得更优异的结果。这一方法可大大减少设计反复次数和缩短反复时间,并且平均可将设计性能再提高15%。PlanAhead用户可快速通过“what if”假设分析来尽早确定并排除潜在问题,同时将关键路径和模块分组并通过连接分析和利用率控制来提高布通率。
1 g+ `+ N( \) C  v: _* X$ r. h. m# d  i  H+ E+ g: e* \
: T& \3 E' G2 V$ V
ChipScope Pro调试和验证ChipScope™ Pro分析工具支持对FPGA设计进行片上实时验证和调试,器件此时仍然与整个系统互动。与传统调试方法相比,可以使验证周期缩短50%ChipScope Pro还可以直接与Agilent逻辑分析仪配合使用实现更深的FPGA信号分析。
% i- O$ q& L! Q6 |* M$ ~" p; V8 D% Q) l6 j& u8 u
ISE Simulator -ISE Simulator提供了与ISE环境集成的完整的全功能HDL仿真工具。ISE Simulator有两个版本。ISE Simulator Lite随所有版本ISE免费提供HDL源代码不超过1万行的CPLD和低密度FPGA设计提供了一个理想的解决方案。ISE Simulator完全版支持所有设计密度可做为ISE Foudation的低成本附加模块提供。
5 \. w) S' F% o. [3 H5 k# g$ `5 `
' Z, R6 [, i( _8 H' P  }- OModelSim Xilinx Edition IIIModelSim XE III是完整的PC硬件描述语言HDL仿真和调试环境支持设计人员完成HDL源代码、功率以及时序模型的验证。MXE III 提供了 100% VHDLVerilog语言覆盖,提供了源代码察看器/编辑器、波形察看器、设计结构浏览器、列表窗口以及其它功能来提高生产力。/ N5 l" \- c' c; J  n, R

! X% {" {- {: H5 a关于本设计套件的详细内容可以本站 Xilinx新闻栏目 或者直接登陆Xilinx网站, T  [7 M1 |& T/ m$ V1 q3 v
http://www.edacn.net/html/45/n-49645.html8 _# e7 A; @/ q' J
! G( U9 Z: A* l  B/ w8 N! P( `, Z
套件共5.9G,现在只需在xilinx.com注册获得注册ID后,即可免费获得Xilinx ISE® Design Suite10.1 DVD光盘一张。2 u& u8 F, ?7 y4 v2 `; G

) K  c% `0 Z* l5 Y3 ~. s' c' C! e9 j申请时限:2008-05-06   ―― 2008-05-20
8 o3 X9 k# @# k6 o) }
15天;520以后的申请暂不受理;
# C9 O/ C& C' F+ i* K3 S
' ]  ]( t. ]2 i" |( c: e& E1 b步骤:
, l6 ?" C% g$ v* H6 q' {3 C1.; g  _+ D5 g- \
登陆xilinx.com网站注册后获得软件注册ID,注册方法见….(连接中有很多图示,请禁止浏览器的广告过滤功能)
8 m/ T0 |# r6 c! `* Ahttp://www.edacn.net/ad/2008/homepage/xilinx/Xilinx_reg.htm
- J# _% a+ Y# k+ `0 j0 G$ Q6 r; M, O7 A
如果已经注册为xilinx.com用户,则仅仅需要获得软件注册ID即可
: {, ?) y& Y  G, P) C. Y
2.' K1 t$ f2 Z" w( m1 M  ^
发送软件注册ID(请注意不是在本网站的注册ID,而是在xilinx.com上获得的软件注册ID、收件地址、联系人、电邮地址四个信息到 vibesic (at) yahoo.cn;请一定注意电邮地址和xilinx.com网站的注册电邮地址一致。
2 b& C" T+ b3 t! y6 X6 ^8 l" g8 [' v7 {/ D2 t
3.
( l4 o' |$ j  i/ x; y! k6 H5
20号我公司将通过邮包和快递的方式将DVD光盘发送给各位用户。
* q8 R. ?! @9 ^: [8 Q9 K* a
% v, K- ]. e& j$ I
& r3 |0 p# c. d( a7 `- l2 G1 A1 R" M, ~. r' E/ w: L; U

' E, {' j# ?( Y' O% c  I$ h深圳威百仕8 U+ S8 I5 h2 w7 U- g  Y- s

( J  K, S  ?2 P6 p1 S
8 _1 X. w0 _; a* h" s% H$ q& B0 @
5 N- X8 q; Z6 L9 H' d, m. [我们整理时发现大部分都没有预留联系电话一项,邮件不能投递,请各位尽快补充! 多谢!
SOC=Sleep On Chair