注册
登录
标签
领取红包
帮助
EDA专业论坛
»
HDL语言
» assign sd = (sd_o == 1'b1 ? 1'b0 : 1'bz);什么意思?
FPGA/CPLD芯片价格查询系统
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
assign sd = (sd_o == 1'b1 ? 1'b0 : 1'bz);什么意思?
yachong001
工程师
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2008-8-31 17:47
只看该作者
FPGA开发板,低价优惠预订中...
assign sd = (sd_o == 1'b1 ? 1'b0 : 1'bz);什么意思?
assign sd = (sd_o == 1'b1 ? 1'b0 : 1'bz);什么意思?
帖子
213
精华
0
积分
4121
活跃指数
161
在线时间
127 小时
注册时间
2006-9-12
最后登录
2008-12-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
kka
工程师
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2008-8-31 18:14
只看该作者
FPGA/CPLD 器件价格查询系统
小弟我在猜會不會是
先判斷sd_0==1是否成立 ,若成立的話,sd=1'b0,若沒成立的話,sd=1'bz;
這樣不知道對不對...
帖子
101
精华
0
积分
615
活跃指数
101
在线时间
22 小时
注册时间
2008-3-22
最后登录
2008-12-1
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
店小二
高工
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2008-8-31 18:54
只看该作者
FPGA/CPLD 器件价格查询系统
对。。。。。。。。。。
帖子
964
精华
0
积分
19638
活跃指数
782
在线时间
345 小时
注册时间
2007-1-10
最后登录
2008-12-2
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
brooks
工程师
发短消息
加为好友
当前离线
4
#
大
中
小
发表于 2008-8-31 22:11
只看该作者
FPGA开发板,低价优惠预订中...
表被()所迷惑就好,呵呵
帖子
268
精华
0
积分
1184
活跃指数
195
在线时间
86 小时
注册时间
2004-12-30
最后登录
2008-12-5
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
foolfoolbird
高工
发短消息
加为好友
当前离线
5
#
大
中
小
发表于 2008-8-31 22:15
只看该作者
FPGA/CPLD 器件价格查询系统
还有高阻 ,做输出用?
胜不妄喜 败不惶馁 安不奢逸 危不惊惧 胸有惊雷而面如平湖者 可拜上将军
帖子
432
精华
0
积分
606
活跃指数
58
来自
西安
在线时间
239 小时
注册时间
2006-4-20
最后登录
2008-9-29
查看个人网站
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
alvanyoung
工程师
发短消息
加为好友
当前离线
6
#
大
中
小
发表于 2008-9-1 09:36
只看该作者
FPGA开发板,低价优惠预订中...
高阻是方便输入的~~
帖子
114
精华
0
积分
672
活跃指数
95
在线时间
25 小时
注册时间
2007-1-9
最后登录
2008-11-28
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
jiaohan_901
助工
发短消息
加为好友
当前离线
7
#
大
中
小
发表于 2008-9-1 09:43
只看该作者
FPGA/CPLD 器件价格查询系统
二楼说的对,先判断sd_0==1是否成立 ,若成立的话,sd=1'b0,若不成立的话,sd=1'bz;
assign sd = (sd_o == 1'b1 ? 1'b0 : 1'bz);
assign sd =sd_o? 1'b0 : 1'bz;
assign sd=(sd_o==1)?1'b0 : 1'bz;
这三个是等价的,我一般喜好于第三种方式写,比较直观。
帖子
16
精华
0
积分
42
活跃指数
8
在线时间
2 小时
注册时间
2007-11-5
最后登录
2008-11-17
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
店小二
高工
发短消息
加为好友
当前离线
8
#
大
中
小
发表于 2008-9-1 10:02
只看该作者
FPGA/CPLD 器件价格查询系统
这三种写法应该说含义还是有所区别的
帖子
964
精华
0
积分
19638
活跃指数
782
在线时间
345 小时
注册时间
2007-1-10
最后登录
2008-12-2
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
zzczx
工程师
发短消息
加为好友
当前离线
9
#
大
中
小
发表于 2008-9-1 10:51
只看该作者
FPGA/CPLD 器件价格查询系统
实际使用没有什么差别吧。 我也都写成第三种方式
帖子
230
精华
0
积分
348
活跃指数
61
在线时间
126 小时
注册时间
2004-2-19
最后登录
2008-12-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
mafan88
高工
发短消息
加为好友
当前离线
10
#
大
中
小
发表于 2008-9-1 19:37
只看该作者
FPGA开发板,低价优惠预订中...
assign sd = (sd_o == 1'b1 )? 1'b0 : 1'bz;
规范
帖子
306
精华
0
积分
4195
活跃指数
301
在线时间
47 小时
注册时间
2006-12-28
最后登录
2008-12-3
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
SystemVerilog/SystemC
形式验证
数字后端
Astro
Encounter
模拟IC
Hspice
Tanner
AD/DA
脚本设计
FPGA/IC应用设计
威客专版
IP cores开发交流
通用设计
串行接口
USB
分频倍频
FIFO
8051
CPU
时钟与复位
通信与DSP技术
DDS
Matlab
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
板级设计
原理图大集合
基础知识
Protel
PowerPCB
CAM350
Allegro
嵌入式软件
基础知识
vxworks
Linux/uClinux
Windows CE
XP Embedded
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
广告专版
网友交流
站内事务
资源共享
EDA之家
闲话聊天
开心一刻
Blog使用
EDA先锋工作室
本站历任版主
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
勋章
访问推广
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计