注册
登录
标签
领取红包
帮助
EDA专业论坛
»
Xilinx论坛
» rerun 和 rerun all 有什么区别?
FPGA/CPLD芯片价格查询系统
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
rerun 和 rerun all 有什么区别?
vfdff
副教授
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2008-9-3 20:37
只看该作者
FPGA开发板,低价优惠预订中...
rerun 和 rerun all 有什么区别?
一个工程,为什么我使用rerun 时综合通过了,但是使用rerun all就不能通过
7 Y' s; s& P$ m, j1 E$ k
而且使用 rerun all 后,再使用rerun 也不能通过了,他们什么关系呀 》?
搜索更多相关主题的帖子:
rerun
all
区别
做永远的初学者,欢迎大家指点
帖子
1625
精华
0
积分
10073
活跃指数
719
在线时间
321 小时
注册时间
2007-2-15
最后登录
2008-12-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
wangone
助工
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2008-9-3 23:26
只看该作者
FPGA/CPLD 器件价格查询系统
回复 1# 的帖子
很简单,rerun就是compile等run没有run过的文件,而compile过的直接link就可以了.rerun all就是全部重新compile等run过一遍,重新link.这样当以前用生成好的,rerun就好的,但要rerun all就要确保能重新生成你以前的文件.
帖子
41
精华
0
积分
171
活跃指数
27
在线时间
28 小时
注册时间
2006-9-16
最后登录
2008-10-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
vfdff
副教授
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2008-9-4 00:39
只看该作者
FPGA/CPLD 器件价格查询系统
回复 2# 的帖子
谢谢了
5 H8 ^$ e9 u& v) m4 `
但是我现在手动把中间生成的文件全部删除了,只剩下.vhd,.xco,.xaw 和那个工程.exe文件的时候,用run 和 rerun all 的效果应该是一样的吧?因为这就相等于全部没有compile 过??
做永远的初学者,欢迎大家指点
帖子
1625
精华
0
积分
10073
活跃指数
719
在线时间
321 小时
注册时间
2007-2-15
最后登录
2008-12-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
ococ
高工
发短消息
加为好友
当前离线
4
#
大
中
小
发表于 2008-9-4 11:56
只看该作者
FPGA开发板,低价优惠预订中...
清理工程文件建议使用ISE清理,project---cleanup project files。自己手动删除可能会删除一些必要的文件造成工程出错。
帖子
485
精华
0
积分
2127
活跃指数
346
在线时间
416 小时
注册时间
2006-9-30
最后登录
2008-12-5
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
vfdff
副教授
发短消息
加为好友
当前离线
5
#
大
中
小
发表于 2008-9-4 18:15
只看该作者
FPGA开发板,低价优惠预订中...
回复 4# 的帖子
这个好像只删除一些 log,txt 后缀的无关文件而已
做永远的初学者,欢迎大家指点
帖子
1625
精华
0
积分
10073
活跃指数
719
在线时间
321 小时
注册时间
2007-2-15
最后登录
2008-12-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
SystemVerilog/SystemC
形式验证
数字后端
Astro
Encounter
模拟IC
Hspice
Tanner
AD/DA
脚本设计
FPGA/IC应用设计
威客专版
IP cores开发交流
通用设计
串行接口
USB
分频倍频
FIFO
8051
CPU
时钟与复位
通信与DSP技术
DDS
Matlab
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
板级设计
原理图大集合
基础知识
Protel
PowerPCB
CAM350
Allegro
嵌入式软件
基础知识
vxworks
Linux/uClinux
Windows CE
XP Embedded
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
广告专版
网友交流
站内事务
资源共享
EDA之家
闲话聊天
开心一刻
Blog使用
EDA先锋工作室
本站历任版主
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
勋章
访问推广
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计