注册
登录
标签
领取红包
帮助
EDA专业论坛
»
Xilinx论坛
» 请教时序分析的问题
FPGA/CPLD芯片价格查询系统
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
请教时序分析的问题
zw_00123
助工
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2008-9-4 12:05
只看该作者
FPGA开发板,低价优惠预订中...
请教时序分析的问题
我用ise进行综合,之后显示的最高时钟为180M,要进行后仿真的话,输入的数据应该在时钟的上升沿之后延时一段时间,这个时间是怎么确定的??
, a2 I9 O5 _( w, b. G. s) ~
还有,在静态时序分析之后,我怎么找不到建立时间和保持时间,这些时间的报告在哪呢?我用的是ise 9.1i
帖子
9
精华
0
积分
39
活跃指数
6
在线时间
13 小时
注册时间
2007-5-10
最后登录
2008-12-1
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
wangwei_ime
助工
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2008-9-4 12:55
只看该作者
FPGA/CPLD 器件价格查询系统
在PLACE&ROUTE之后,可以生成SIMULATION的netlist和SDF。时延信息在SDF里面指定。
6 Y! Z; @. S8 p/ H. l# V
ISE默认只报错误的timing report,并只报3条。所以如果你的timing没有问题,就不会报在*.twr中。
帖子
48
精华
0
积分
547
活跃指数
39
在线时间
25 小时
注册时间
2006-8-2
最后登录
2008-11-25
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
lulalu2006
版主
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2008-9-4 13:16
只看该作者
FPGA/CPLD 器件价格查询系统
最小要给到set_input_delay的值吧
欧洲杯欧洲杯!
帖子
255
精华
0
积分
2732
活跃指数
141
在线时间
143 小时
注册时间
2006-8-14
最后登录
2008-12-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
zw_00123
助工
发短消息
加为好友
当前离线
4
#
大
中
小
发表于 2008-9-4 13:19
只看该作者
FPGA/CPLD 器件价格查询系统
那么sdf文件里的实验信息怎么看呢??
; v0 Z2 Z0 _+ W/ c2 V0 G# q
比如说我的输入是每个时钟变化,那么肯定是在时钟的上升沿延时一段时间之后再变化,那么这个时间怎么确定??
帖子
9
精华
0
积分
39
活跃指数
6
在线时间
13 小时
注册时间
2007-5-10
最后登录
2008-12-1
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
lulalu2006
版主
发短消息
加为好友
当前离线
5
#
大
中
小
发表于 2008-9-4 13:21
只看该作者
FPGA开发板,低价优惠预订中...
sdf是文本,用ultraEditor都可以打开
欧洲杯欧洲杯!
帖子
255
精华
0
积分
2732
活跃指数
141
在线时间
143 小时
注册时间
2006-8-14
最后登录
2008-12-4
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
zw_00123
助工
发短消息
加为好友
当前离线
6
#
大
中
小
发表于 2008-9-4 13:24
只看该作者
FPGA开发板,低价优惠预订中...
这么一大堆,也看不懂啊,我只是想看到建立时间和保持时间,还有确定testbench里的延时是多少.
帖子
9
精华
0
积分
39
活跃指数
6
在线时间
13 小时
注册时间
2007-5-10
最后登录
2008-12-1
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
zw_00123
助工
发短消息
加为好友
当前离线
7
#
大
中
小
发表于 2008-9-4 14:00
只看该作者
FPGA开发板,低价优惠预订中...
用quartus II 综合后可以很清楚的看到最坏情况下的建立时间和保持时间,在ise里就看不到,我找了好几天了,怎么都找不到
帖子
9
精华
0
积分
39
活跃指数
6
在线时间
13 小时
注册时间
2007-5-10
最后登录
2008-12-1
查看详细资料
TOP
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
SystemVerilog/SystemC
形式验证
数字后端
Astro
Encounter
模拟IC
Hspice
Tanner
AD/DA
脚本设计
FPGA/IC应用设计
威客专版
IP cores开发交流
通用设计
串行接口
USB
分频倍频
FIFO
8051
CPU
时钟与复位
通信与DSP技术
DDS
Matlab
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
板级设计
原理图大集合
基础知识
Protel
PowerPCB
CAM350
Allegro
嵌入式软件
基础知识
vxworks
Linux/uClinux
Windows CE
XP Embedded
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
广告专版
网友交流
站内事务
资源共享
EDA之家
闲话聊天
开心一刻
Blog使用
EDA先锋工作室
本站历任版主
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
勋章
访问推广
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计