小弟刚开始用FPGA，现在需要向Xilinx的Virtex400E进行配置。采用的时JTAG方式，不知道怎样讲startupclk设为jtagclk.看一些资料上说要用：
   bitgen -g startupclk:jtagclk designName.ncd
   可是在IMPACT怎么弄啊？
   顺便问问：当我在配置完后用Verify验证，报告说有很多不通的地方，这是不是代表我对FPGA配置出问题了？
   希望大家能够给我一些指点，谢谢啦
   BTW ：我用的时ISE 6

IMPACT只是用来配置的，时钟的选择应该在产生配置文件的时候，generate programming files的属性里面，startup option里面，选好这个以后估计你说的另外一个问题也可以解决了。

谢谢fighter212，我试过了。
时钟调整过来了，可是在验证的时候还是没有通过。在IMPACT里Program Generation里面选择用Jtag方式是需要生成一个svf文件吧，然后在选择添加device的时候，把bit文件添加进去，最后就可以program了吧？
不知道这个过程是否正确

用jtag直接对fpga芯片进行配置只需要bit文件，svf文件好像是用来配置eprom的，具体不清楚。但是如果要验证的话还需要msk文件，具体你自己查ise的帮助吧。再不行就只有检查接线是否正确了。

他说的是让你在ise里改startup clk。而不是什么impact。impact做的只是把东西download到片子里去。而要用jtag下载方式的话，要在生成配置文件（.bit）时改startup clk。具体做法是：在ise里。最后一步generate programming files（生成配置文件）的属性里，有一个属性就是startup option。在那里就可以改变startup clk了。

  谢谢大家，我已经在ise中改成Jtag改成Jtagclk了，可是在program后，再用Verify它还是显示有许多difference，验证失败。
  不知道是什么原因