小弟刚做一板子，用的是virtexe，原理图下载部分如图。现在下载一直不成功，是否因为左下角那四个jtag引脚没有连下载电缆呢？
想问一下那四个jtag脚在下载中的作用，如果我不用边界扫描方式是否可以不管那四个引脚？现在用模式选择选择主串方式下载，但是在ise中没有找到相应的下载方式；选择从串模式，提示下载失败，done脚没有变低；用边界扫描方式，提示下载成功，但是程序并没有烧进fpga。郁闷。
现在可有什么补救办法（除了飞线）？如何用ise直接下载到fpga而不经过18v01？
恳请大侠指点。

我想知道各位是如何实现直接下载的，是否所有的下载方式都要用到jtag引脚呢？

大哥，你这个电路好像有问题啊....
你是参考什么电路做的？还是你自己想的？