注册
登录
标签
领取红包
帮助
EDA专业论坛
»
Xilinx论坛
» 请教ise6。2的使用问题,多谢
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
请教ise6。2的使用问题,多谢
dynamic221
助工
个人空间
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2004-11-30 01:04
只看该作者
请教ise6。2的使用问题,多谢
我的ise6。2装好过了一段时间以后ise自带的xst不能综合了,显示以下内容The evaluation period for this evaluation software has expired.我安装盘是从代理芯片的公司拿到的,序列好是从网上找得,可以使用全系列的器件,是不是我的序列号又问题?另外我在ise里面用synplify综合,发现的错误点击后不能直接跳转到错误处,是不是大家都是这样?用synplify综合需要在ise之外单独使用?知道的大侠请指教啊,万分感激
帖子
16
精华
0
积分
314
活跃指数
0
在线时间
0 小时
注册时间
2004-6-14
最后登录
2007-12-6
查看详细资料
TOP
烈驹
助工
个人空间
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2004-11-30 04:04
只看该作者
请教ise6。2的使用问题,多谢
多数是序列号的问题,我以前用过一个序列号,竟然不支持语言编译!
帖子
20
精华
0
积分
316
活跃指数
0
在线时间
0 小时
注册时间
2004-11-8
最后登录
1970-1-1
查看详细资料
TOP
dynamic221
助工
个人空间
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2004-12-1 03:12
只看该作者
请教ise6。2的使用问题,多谢
但是也没提示有日期限制啊,你们的synplify能在ise中直接调用,错误直接在ise中显示并且点击响应的错误就可以转到响应的地方么?
帖子
16
精华
0
积分
314
活跃指数
0
在线时间
0 小时
注册时间
2004-6-14
最后登录
2007-12-6
查看详细资料
TOP
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
SystemVerilog/SystemC
形式验证
数字后端
Astro
Encounter
模拟IC
Hspice
Tanner
AD/DA
脚本设计
FPGA/IC应用设计
威客专版
IP cores开发交流
通用设计
串行接口
USB
分频倍频
FIFO
8051
CPU
时钟与复位
通信与DSP技术
DDS
Matlab
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
板级设计
原理图大集合
基础知识
Protel
PowerPCB
CAM350
Allegro
嵌入式软件
基础知识
vxworks
Linux/uClinux
Windows CE
XP Embedded
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
广告专版
网友交流
站内事务
资源共享
EDA之家
闲话聊天
开心一刻
Blog使用
EDA先锋工作室
本站历任版主
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
个人空间管理
升级个人空间
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计
FPGA/CPLD芯片价格查询系统
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA/CPLD 器件价格查询系统
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA/CPLD 器件价格查询系统
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA/CPLD 器件价格查询系统