注册
登录
标签
领取红包
帮助
EDA专业论坛
»
Xilinx论坛
» 关于综合工具自己生成的中间信号
‹‹ 上一主题
|
下一主题 ››
发新话题
发布投票
发布商品
发布悬赏
发布活动
发布辩论
发布视频
打印
关于综合工具自己生成的中间信号
mtqmtjmyl
工程师
个人空间
发短消息
加为好友
当前离线
1
#
大
中
小
发表于 2004-8-28 00:52
只看该作者
关于综合工具自己生成的中间信号
从modelsim里面直接仿真post-translation的vhd文件,于是vhd文件里面所有的中间信号都在waveform的窗口里列出来了,不知道那些信号可不可以到ECS所展示出的schematic里面去寻求对应呢?不然我实在是看不懂那些中间信号是用来干什么的,而且,也看不懂那个dataflow。
+ f7 @2 @0 I$ g; A2 s
请高人们指点指点吧。
我长的很有倡议,丑并不是我的本意,上天不要发脾气,我会勇敢的活下去,衬托世界的美丽...
帖子
250
精华
0
积分
741
活跃指数
0
在线时间
0 小时
注册时间
2004-7-18
最后登录
1970-1-1
查看详细资料
TOP
mikyli
助工
个人空间
发短消息
加为好友
当前离线
2
#
大
中
小
发表于 2004-8-28 03:18
只看该作者
关于综合工具自己生成的中间信号
It's difficult to find the signal in you code, you can make the signals that you want to monitor to output type, when you simulate, you can find!
帖子
45
精华
0
积分
320
活跃指数
0
在线时间
1 小时
注册时间
2004-8-23
最后登录
2008-4-12
查看详细资料
TOP
mtqmtjmyl
工程师
个人空间
发短消息
加为好友
当前离线
3
#
大
中
小
发表于 2004-8-28 03:39
只看该作者
关于综合工具自己生成的中间信号
哦,3x。
8 B8 F+ j8 s8 C+ k5 x+ m( z$ F
那,要看懂dataflow也很难了?
我长的很有倡议,丑并不是我的本意,上天不要发脾气,我会勇敢的活下去,衬托世界的美丽...
帖子
250
精华
0
积分
741
活跃指数
0
在线时间
0 小时
注册时间
2004-7-18
最后登录
1970-1-1
查看详细资料
TOP
mikyli
助工
个人空间
发短消息
加为好友
当前离线
4
#
大
中
小
发表于 2004-8-28 06:07
只看该作者
关于综合工具自己生成的中间信号
only you are family with the schematic, if you find error from the dataflow, the work is huge.
帖子
45
精华
0
积分
320
活跃指数
0
在线时间
1 小时
注册时间
2004-8-23
最后登录
2008-4-12
查看详细资料
TOP
wlbuaa
荣誉版主
个人空间
发短消息
加为好友
当前离线
5
#
大
中
小
发表于 2004-8-28 17:19
只看该作者
关于综合工具自己生成的中间信号
dataflow这种高难度的东东,没时间研究啊
9 S; a: `. A9 s7 L/ D/ d
呵呵
I @ Tracy
帖子
1709
精华
0
积分
2688
活跃指数
3
来自
北京海淀
在线时间
34 小时
注册时间
2003-8-4
最后登录
2008-9-17
查看详细资料
TOP
mtqmtjmyl
工程师
个人空间
发短消息
加为好友
当前离线
6
#
大
中
小
发表于 2004-8-28 20:49
只看该作者
关于综合工具自己生成的中间信号
o, 原来如此。多谢多谢
我长的很有倡议,丑并不是我的本意,上天不要发脾气,我会勇敢的活下去,衬托世界的美丽...
帖子
250
精华
0
积分
741
活跃指数
0
在线时间
0 小时
注册时间
2004-7-18
最后登录
1970-1-1
查看详细资料
TOP
‹‹ 上一主题
|
下一主题 ››
FPGA设计方法和工具
HDL语言
教程
工具流程
学习实例
代码风格
状态机
CPLD设计
Altera论坛
教程
下载配置
IP使用
Xilinx论坛
Virtex-5器件
Virtex其他器件
EDK & System generator
Lattice论坛
Actel论坛
Modelsim仿真
教程
库
testbench入门
debussy
Synplify综合
IC设计方法和工具
芯片综合
IC设计教程
synthesis教程
静态时序分析
DFT
芯片验证
VERA/Specman
SystemVerilog/SystemC
形式验证
数字后端
Astro
Encounter
模拟IC
Hspice
Tanner
AD/DA
脚本设计
FPGA/IC应用设计
威客专版
IP cores开发交流
通用设计
串行接口
USB
分频倍频
FIFO
8051
CPU
时钟与复位
通信与DSP技术
DDS
Matlab
编解码技术
3G技术
软件无线电
滤波器
FFT
图像处理
板级设计
原理图大集合
基础知识
Protel
PowerPCB
CAM350
Allegro
嵌入式软件
基础知识
vxworks
Linux/uClinux
Windows CE
XP Embedded
NIOSII/SOPC Builder
专有论坛
专业培训
求职招聘
书籍推荐
说文解字
广告专版
网友交流
站内事务
资源共享
EDA之家
闲话聊天
开心一刻
Blog使用
EDA先锋工作室
本站历任版主
娱乐休闲
灌水挣钱
控制面板首页
编辑个人资料
积分交易
积分记录
公众用户组
个人空间管理
升级个人空间
基本概况
流量统计
客户软件
发帖量记录
版块排行
主题排行
发帖排行
积分排行
交易排行
在线时间
管理团队
管理统计
FPGA/CPLD芯片价格查询系统
输入您的搜索字词
提交搜索表单
电源监控方案 免费样品申请
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA开发板,低价优惠预订中...
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA/CPLD 器件价格查询系统
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA/CPLD 器件价格查询系统
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA开发板,低价优惠预订中...
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA开发板,低价优惠预订中...
“数字前端设计实战提高班”12月3日开课。“数字后端班”多媒体授课筹备中,请咨询82351166。
FPGA开发板,低价优惠预订中...