发新话题
打印

FPGA/CPLD设计工具一书中一些不明白的地方

FPGA/CPLD设计工具一书中一些不明白的地方

在仿真之前,我手动加入了三个仿真库
5 n/ n9 T1 |; h: J1 l) L$ P* o( T然而,我用ISE调用modelsim进行仿真,结果却没有图形出现5 o1 A2 E, h0 F
而后我又用modelsim直接进行仿真,也不行
" E* p. ?* K& H/ a而且Xilinxcorelib_ver等三个库unavailable,
+ P3 ~  Z, Z4 @1 n5 g# A/ C啊,痛苦死啦$ e& `4 q5 p& f% ?
各位救我,为什么呢?

TOP

FPGA/CPLD设计工具一书中一些不明白的地方

   modelsim出现问题时,是提示你的库有问题吗?

TOP

FPGA/CPLD设计工具一书中一些不明白的地方

第一个问题:没有图形出现!是否有run的仿真?
5 h% X; C, G! }% ~; O! l& t7 P  R! G) `: D$ m% Z
p96, modelsim根目录下的modelsim.ini文件属性可写 , 如果你已经编译了各种库,请查看ini文件中是否有类似文字
; u9 j' v& X; s1 LSIMPRIMS_VER = d:\modeltech_5.7e\xilinx_libs\simprim_ver               . [0 g7 f" e0 S, H) W" r
UNISIMS_VER = d:\modeltech_5.7e\xilinx_libs\unisim_ver                 ; [  g- @( c$ ?3 _
XILINXCORELIB_VER = d:\modeltech_5.7e\xilinx_libs\XilinxCoreLib_ver   
& ^+ \9 w3 p# p3 E9 X$ |# j9 B1 b) S

TOP

FPGA/CPLD设计工具一书中一些不明白的地方

simprims_ver = simprims_ver
9 \# m9 w8 F5 junisims_ver = unisims_ver
  x7 x" [' ~. aXilinxcorelib_ver = Xilinxcorelib_ver
$ x# f+ `, D& B.ini里面有这些东西啊
( K0 c- B6 ]8 p% _" f/ B9 T7 z+ W) c而且,我也run了1 B: W7 g3 n! |- E  L& s
Xilinxcorelib_ver等三个库unavailable(modelsim中)

TOP

FPGA/CPLD设计工具一书中一些不明白的地方

修改为直接路径看看再!

TOP

FPGA/CPLD设计工具一书中一些不明白的地方

谢谢,
# {. r- S$ s. N' ?* X怎么修改为直接路径呢?

TOP

FPGA/CPLD设计工具一书中一些不明白的地方

请看2楼的帖子!

TOP

FPGA/CPLD设计工具一书中一些不明白的地方

那我该怎么办呢?
. L9 _, W( D$ ~9 k- [谢谢,我真的不太懂

TOP

FPGA/CPLD设计工具一书中一些不明白的地方

我修改了一下,现在一仿真,modelsim就自动关了
8 Q1 ?( }( }9 G" S4 K! ^0 _8 ` & k7 T- N- o0 }' {+ x6 Q
大侠们帮忙吧,谢谢

TOP

发新话题