发新话题
打印

xilinx incremental design flow设计交流 [原创]

xilinx incremental design flow设计交流 [原创]

从这个网站学了不少东西,所以也想把自己的一些心得和大家交流。谢谢!

TOP

xilinx incremental design flow设计交流 [原创]

不好意思,不该叫原创,因为很多是参考了ise的帮助文档,结合自己的设计得出的,所以还是叫交流比较合适

TOP

xilinx incremental design flow设计交流 [原创]

thanks
无论我学习, 还是我睡觉, 我都是一只, 快乐的小虫。

TOP

xilinx incremental design flow设计交流 [原创]

非常谢谢。支持原创。' P- c0 s3 {. _) r
还未用过增量编译。
7 P- D& m9 k! K先顶一下.....
make edacn serve you!

TOP

xilinx incremental design flow设计交流 [原创]

说了一些东西,但是还不全面
- |! ]3 a7 m: T* L* a0 [; U看xilinx的文档说的更清楚一些
I @ Tracy

TOP

xilinx incremental design flow设计交流 [原创]

谢谢楼主!确实大有帮助,不过敢问版主,你说的文档是指的xilinx的那个文档?
2 S6 E' Z  \* y请赐教!

TOP

xilinx incremental design flow设计交流 [原创]

就是编号为418的应用笔记,孙航的那本新书里也有介绍,不过是针对verilog的设计,不知道vhdl应该怎么做,书里也没有详细的介绍,只有自己看e文了。我把这篇上传上来。汗颜!不是原创的,呵呵。

TOP

xilinx incremental design flow设计交流 [原创]

谢谢楼主!!

TOP

发新话题