高速高精度A/D变换器系统的工程设计

高速高精度A/D变换器系统的工程设计

高玉良　李延辉

摘　要　阐述了具有强抗干扰性和低噪声的高速高精度A/D变换系统的设计方法，讨论了工程设计中遇到的主要问题及注意事项，给出了解决办法。
关键词　模数变换器　采样时钟　驱动放大器　接地　滤波

1　引言
　　随着数字信号处理技术的发展，雷达系统中将越来越广泛地采用高速、高精度A/D变换器。除A/D器件本身的分辨率、精度、速度、孔径不稳定耗功性等内在因素，A/D系统的工程设计性能好坏对雷达系统的性能有着重要的影响。由于A/D器件既有数字量又有模拟量，因此，对高速、高精度A/D变换器，印制电路板的设计显得十分关键，其器件的安排布局、走线位置、方向都相当讲究，安排不当就会影响系统的性能，甚至不能正常工作。整个系统对电源和接地的要求也很高。在高性能的信号处理系统中，还要求有很高的时钟质量。另外，整个系统的工作环境，包括电源、电磁干扰、数据反射等对系统性能的影响也是不可忽略的。在高性能的数字信号处理系统中，对A/D变换器组件的工程设计应引起高度重视。影响高速A/D系统性能的主要因素有：系统布局，A/D外围电路的输入信号质量，A/D采样时钟的质量，接地与滤波，走线与数据信号反射，系统散热等。

2　系统布局
　　系统布局对A/D系统的电磁兼容性影响很大。系统各部分(如电源、时钟、运放等)如果布置不当，相互间可能产生较大的干扰。A/D变换器的辐射骚扰大，而自身又特别容易受干扰，应对其进行特殊处理。最好将它进行屏蔽，屏蔽罩单点接地。
　　系统各部位之间的输出口间距不宜太远，否则，各模块的输入输出共模干扰电流不易减小，从而引入较高的对地干扰电压。
　　系统中模拟电路与数字电路应分开。数字电路应尽可能靠近电源进线，模拟电路和接口电路应远离电源进线。时钟频率越高，速度越快，信号的频谱也越丰富，高频分量所占比例越大，对外干扰越强，系统时钟频率大于30 MHz，或逻辑电路的转换时间小于 4 ns时，可以考虑用多层板电路，其中一层为地线层。如果能够不用上述高速电路的地方就尽量不要用，若一块多层板要用到多个不同的电源层，则电源层不要相互重叠，以防止相互干扰，应将它们分离开来，并接到一个公共地线层。

3　A/D采样时钟
　　影响采样时钟质量的因素有：频稳，频率准确度，信号前后沿的抖动时间。在高性能信号处理系统中，前两个因素具有积累效应，如在雷达信号处理的系统中，会直接产生距离量程误差；后一个因素则会直接关系到系统稳定性及性能，因为A/D的孔径抖动时间与输入信号频率成正比，这种带宽时间抖动会降低A/D的信噪比，而A/D孔径抖动的主要误差源是采样时钟的抖动。减少时钟信号前后沿抖动的一种较有效、实用的方法是：首先将纯正弦波时钟信号送入一高速电平比较器，经整形得到前后沿抖动时间小于10 ns的高质量时钟信号。整形输出直接送A/D采样芯片的时钟端，传送时钟信号的波形亦即整形电路输入端的波形不能用方波代替。设计中需要注意，整形电路输入线或电缆输出线应尽可能短，以减小共模干扰电流，防止引入对地干扰电压。
　　对于要求精密的应用场合，还需要外加滤波电路。晶体振荡电路的输出端通过一个50 Ω电阻器接一带通滤波器，用来去掉采样频率附近的尖峰。带通滤波器之后再接一个低通滤波器，用来去除带通滤波器中衰减得还不够的那些采样时钟频率的各次谐波。最后输出端接一个低抖动宽带比较器，用来将正弦波转换成数字信号。如果A/D要求TTL输入，该比较器选用AD9696，如果要求ECL输入，则选择AD96685。最后，应该注意采样时钟信号的隔离问题。采样时钟电路本身应该尽可能与系统数字电路中的噪声源隔离。采样时钟信号本身也是一种数字信号，它在系统模拟电路中具有产生噪声的能力，因此，它应与系统模拟电路和数字电路都进行隔离。最重要的是A/D的数字输出绝对不允许与采样时钟信号耦合。另外，电源也应单独去耦，以达到最好的效果。

4　外围接地电路的输入信号
　　A/D的驱动放大器必须选择合适，因为它的直流和交流误差源直接影响其性能。按照通常的规则，首先考虑交流性能，然后考虑直流性能。交流性能包括带宽、建立时间、谐波失真、总谐波失真、噪声及总谐波加噪声失真，直流性能包括增益、失调、温漂及增益线性误差。选择驱动放大器的原则是，放大器的性能指标应该优于A/D的性能指标。通常总是根据A/D产品说明书中推荐的型号，选择合适的放大器。
　　对于大部分采样，A/D的输入带宽都比其最大采样频率大得多，而A/D驱动放大器的带宽又比A/D的输入带宽大。因此，对运算放大器产生的任何输出噪声都必须在A/D的整个输入带宽内进行积分。应该计算这种噪声有效值，并与A/D输入噪声指标比较，运算放大器输出噪声应该是A/D输入噪声的1/2～1/3。如果做不到这一点，应选择低噪声运算放大器。A/D的输入噪声指标如果没有给出，那么可按理论量化噪声计算。
　　许多A/D都有内部电压基准，常常给出基准引脚，便于用户使用性能更稳定、噪声更低的外部电压基准。内部基准虽然不是非常准确，但可以用来将A/D调整到很高的精度。在这种情况下，准确的外部基准实际上会降低该A/D的直流精度。

5　接地、印制板设计与滤波
　　良好的接地可以减小接地线上的噪声电平，还可防止骚扰从地线串入。对印刷板来说，与接地平面采用单点接地。印制板上的地线最好走成网格状，以减小地线阻抗。网格状的极限情况就是成为一个地线层。不同功能块的地应分开，数字电路部分与模拟电路和电源部分分开。数字部分与模拟部分地线单线相连。可将AC进线的PE端、信号线、数据线的屏蔽层及印制板的接地端同时接在一个接地铜排上，此铜排固定在机箱上。
　　设计印制板时应考虑以下几点：
　　(1) 尽量减小电源线走线有效包围面积。
　　(2)在印制板上尽量避免开口或开槽，特别是地线层或靠近电流走线处；开口或开槽可能会增大电流路径有效的包围面积。
　　(3) 走线不要有分支和缠结，因为那样可能会导致反射和产生谐波。
　　(4) 在敏感元件接线端采用抗干扰保护环，注意保护环不能充当电流回线，只能单点接地；用保护环包围，可以有效地减小其中包围部分的辐射。
　　(5) 不要在印制板上留下空白的铜皮层，因为它们既可充当发射天线，也可充当接收天线，可将它们接地。
　　(6) 走线不要形成环状，因为这也会形成一个EMI天线。
　　(7) 高频和低频走线尽量短，可以先布高频。
　　最常见的滤波方法是在AC电源的进线处使用滤波器。滤波器的接地线要短，接地处金属间接触要可靠，保证低阻抗。在可能的条件下，所有输入输出端都要用LC电路去耦，这对无屏蔽的输入输出线更加重要。电容可将干扰电源旁路到电路上，而不让其进入印制板电路。电容的引脚要短，以减小其分布电感。对共扼模流圈，绕线间的分布电容要小。也可用铁氧体磁环或磁珠代替共模扼流圈。将信号或数据线在磁环上线一圈或几圈，可以有效地抑制共模干扰电压。
　　在信号线上可使用RC低通滤波器，尽量减小信号带宽。在放大器和比较器的输入端与地之间并接一个低值电容(如47 pF)滤波。目前市场上已有20脚的DIP/SOIC封装的RC滤波器，可直接安装在印制板上对信号进行滤波。
　　在印制板上可用低值电容在集成块的电源脚处进行滤波去耦。多层陶瓷电容由于有高的共振频率和高稳定度，可以用于此。
　　除了上述几种设计方法外，经常采用的方法还有屏蔽、隔离等。

6　高速A/D的其他设计考虑
　　(1) 输入信号量程。A/D输入信号量程过大会产生失真，过小会降低信噪比。一般在噪声和失真之间进行权衡。例如，典型单电源A/D输入峰-峰值电压范围为0.5～5.0 V，通常选择为1～2 V。
　　(2) A/D散热。在高性能数字信号处理场合，特别是连续长时间工作的A/D系统，必须考虑A/D芯片的散热问题。一方面在选型A/D芯片时要十分注意其热稳定性能，要求较高的场合，一般应选择军品；另一方面要考虑排热，通常用风扇正对着A/D芯片，如果用民品A/D，而其工作负荷又比较大，建议用较大功率的风扇正对A/D排热，以保证A/D能长时间稳定工作。对于一般的民品高速A/D，如果不采取排热措施，工作时间一长，则其输出数据就会出错。在信号处理系统中，有时系统出现莫名其妙的不稳定，则可能就是因为A/D散热不好。
　　(3) 数字信号的反射。A/D输出数据或时钟等数字信号与其它数字信号处理系统存在接口问题时，必须考虑数字信号的反射对其它信号造成的影响，如数据影响时序使时序产生抖动，造成系统不稳定。通常，消除反射的简单、有效的方法，是在数据输出端接上20 Ω左右的电阻。对于要求较高的场合，特别是高速时序的传输，还可以采取屏蔽传输、加接低值电容等方法。

作者单位：(空军雷达学院，武汉，430010)