帖子列表

• nongfuxu 请教怎样进行"ModelSim se编译latt.

  发表于: 2008-11-19 回复: 3

  请教怎样进行"ModelSim se编译lattice库文件":funk: ...全文

• gggh123 1-最新CAX/EDA/CFD/GIS/光学/化工/液压软.

  发表于: 2008-11-19

  1-最新CAX/EDA/CFD/GIS/光学/化工/液压软件资源网 阳光软件园 所有软件资料都随时更新,急需软件可以去看看,基本上能找到你想要的! http://even2one.3322.org . ...全文

• mig29 ip 问题

  发表于: 2008-11-17 回复: 3

  HI ALL。 谁能共享一些IP的LIC￥NSE？ ...全文

• wanlihen isplever l i c e n s e

  发表于: 2008-11-16 回复: 15

  因为下载资料要钱，所以也填了售价，不好意思 本帖最后由 wanlihen 于 2008-11-16 15:18 编辑 ] ...全文

• lieshi 以前收集的ISPLEVER的中文教程【免费】

  发表于: 2008-11-16 回复: 10

  以前收集的ISPLEVER的中文教程，希望对新接触ISPLEVER的朋友有点用处。 ...全文

• visuallover 求TestBench 编码技术

  发表于: 2008-11-15 回复: 3

  求TestBench 编码技术 ...全文

• macheng516 ISP使用教程，详细，中文的，快点下啊！

  发表于: 2008-11-14 回复: 3

  ISP使用教程，详细，中文的，快点下啊！ ...全文

• caowj217 这个坛子里的水太浅了！

  发表于: 2008-11-13 回复: 9

  多次发帖问问题，都没有人回答！发现这坛子回复率小，尽是些无聊的回帖，发帖！ 净化学术环境！ ...全文

• lianlianmao 高速PCB设计指南之一-八.rar

  发表于: 2008-11-13 回复: 2

  高速PCB设计指南之一 ~ 八.rar ...全文

• jiangweihui 关于lvds的驱动器的偏置电压

  发表于: 2008-11-13 回复: 4

  lvds的驱动器的偏置电压可否大于1.2v 比如3.3v? ...全文

• fangguihai ASIC逻辑综合及Synopsys DC

  发表于: 2008-11-12 回复: 2

  ASIC逻辑综合及Synopsys DC工具 ...全文

• lieshi LATTICE技术推广似乎太少

  发表于: 2008-11-08 回复: 3

  看了看人家A公司的 NIOSII，应用介绍一大堆，新手一看这些资料很快就可以上手了。而再看看LATTICE的MICO32。官方网站上提及的教程资料，相对A公司的来说，简直不是一个. ...全文

• chyhaiyuan 求助:ispLever classic 下verilog

  发表于: 2008-11-07 回复: 4

  如何在isplever下面写verilog程序,并进行功能仿真? 我在isplever写了一个简单的全加器,但是不知道如何进行功能和时序仿真. 而用abel-hdl编写的测试文件,在右边对应. ...全文

• nongfuxu lattice 的IP核例化后的仿真例子

  发表于: 2008-11-05 回复: 8

  这几天做modelsim仿真，遇到例化lattice 的IP核后仿真通不过, 请教了朋友及搜索一些资料后，可以进行IP仿真了. 现整理出来希望对大家有用. 本帖最后由 nongfuxu 于 2. ...全文

• cjapple pac designer 的power设计指南

  发表于: 2008-11-03 回复: 6

  最近在研究这个，顺便把网上的这份设计指南贴上来，全英文 希望能跟大家交流 不知道用的人多不 ...全文

• cjapple Active_HDL好像蛮有意思

  发表于: 2008-10-30 回复: 8

  是7.1的内嵌仿真软件，研究了半天，ms不错，支持混合语言仿真，不知道有没有相关使用指导说明资料呢？ ...全文

• 李煌 用NC verilog 仿真 lattice器件问题

  发表于: 2008-10-30 回复: 1

  我想问一下，用NC verilog 对lattice的程序做后仿时，要加入哪些延时文件，在NC上如何操作？ ...全文

• HGP7561 如何用VHDL程序对GAL16V8指定引脚位置？

  发表于: 2008-10-29

  如何用VHDL程序对GAL16V8指定引脚位置？ 1. It is a software bug if you add I/O pad for the output signal.2. In schematic Editor, you can do Edit->Attribute->S. ...全文

• cjapple 【请教】pll扩频

  发表于: 2008-10-29 回复: 3

  lattice sc系列的pll有扩频的功能，请问这个扩频到底是什么意思呢？哪些地方有所应用？ 先谢过！ ...全文

• whrjl lattice关于约束的教程

  发表于: 2008-10-28 回复: 11

  好东西别错过。 ...全文