您的位置: EDA中国门户网站 >> 技术讨论 >> Xilinx论坛 >> 查看帖子
字体: 小 中 大 | 打印 发表于: 2008-11-18 16:45 作者: jerry365 来源: EDA中国门户网站
最新回复
若风 (2008-11-18 17:27:28)
jerry365 (2008-11-19 14:17:09)
若风 (2008-11-20 11:05:45)
philcage (2008-11-22 19:23:59)
但如果这个FPGA管脚在你的开发板上已经有了其他设置(比如因为某种原因上拉或者下拉),那么就有可能产生影响。
曾经遇到过有一根起reset作用的pin没有约束到,结果工具任意的绑定,在某一次布局布线的时候就绑定到了一个下拉管脚上,导致系统起不来。