参考设计之三：FPGA与USB通讯之GPIF模式 （部分VHDL源码）

-- 黑色矩阵 FPGA+USB 开发板 参考设计之三：FPGA与USB通讯之GPIF模式
#E2m7NT}QZ~0-- 用于测试开发板的基本功能模块，包括: USB 68013AEDA中国门户网站/[7Oi_@
--EDA中国门户网站4Q$h7F5A xmp
--EDA中国门户网站Q Wen_-X
-- Reference design - for Black Matrix FPGA+USB Starter Kit
s
}jN5T5[%Bcp0--
#az T2h[5g8T0-- Email: spartan3@163.comEDA中国门户网站kM+b1k:w)O
--
L R\xgt&{o0-- All rights reserved.EDA中国门户网站
[TOD]AK
--EDA中国门户网站8r+Yz1Jwb4y&b
-- Introduction:EDA中国门户网站^vd'|2V2h:xX Z4j
--EDA中国门户网站8y:XZH%G:{Kae
-- This design use USB GPIF mode!EDA中国门户网站+t.r#P I:@J,U
--
^3BTZ9tQM~0-- PicoBlaze is included.EDA中国门户网站D$E
hr[,^0a
--
y)cqM.yv@ol+B0--
W1QM@SS|w7SF0library IEEE;EDA中国门户网站Kz4J?'g|S
use IEEE.STD_LOGIC_1164.ALL;
y$k]l b0use IEEE.STD_LOGIC_ARITH.ALL;EDA中国门户网站.i&h:D:a'Y v$`e/P4G |6Y*j
use IEEE.STD_LOGIC_UNSIGNED.ALL;EDA中国门户网站0gh2N0W u,^-@NAhh L

entity dpimref isEDA中国门户网站*q f/aX2Y
T/~y
    Port (
#e8{Eu3ye0  mclk  : in std_logic;
/I8j/q |S,V0        pdb  : inout std_logic_vector(7 downto 0);EDA中国门户网站%G2SfrqX]KN%co
        astb  : in std_logic;
"LBq.biR m'~0        dstb  : in std_logic;EDA中国门户网站u G6cn.db5D
        pwr  : in std_logic;EDA中国门户网站/lMDO.QM%R
        pwait  : out std_logic;EDA中国门户网站#Nn(s4Mpde
  rgLed : out std_logic_vector(7 downto 0);
+hu8][]
of0  rgSwt : in std_logic_vector(7 downto 0);EDA中国门户网站 EP [1O$uJ
  rgBtn : in std_logic_vector(4 downto 0);
2N8z&hh1]&_#^0  btn  : in std_logic;EDA中国门户网站)W@YR0gD
  ldg  : out std_logic;EDA中国门户网站VZdT7vmk
  led  : out std_logic;EDA中国门户网站b#onuI8NG
  rgan : out std_logic_vector(3 downto 0)
k,|6@*|o(R#qd0 );EDA中国门户网站P6C a-o-KX1P1El
end dpimref;

architecture Behavioral of dpimref isEDA中国门户网站\.lfk:]` l2y

 constant stEppReady : std_logic_vector(7 downto 0) := "0000" & "0000";
|qM8P-e)VZ!d/|0 constant stEppAwrA : std_logic_vector(7 downto 0) := "0001" & "0000";EDA中国门户网站|F X0vQ+nG'Qu
 constant stEppAwrB : std_logic_vector(7 downto 0) := "0010" & "0100";EDA中国门户网站pwx5]"b
 constant stEppAwrC : std_logic_vector(7 downto 0) := "0011" & "0001";EDA中国门户网站N0|ij9O\o/}9K
 constant stEppArdA : std_logic_vector(7 downto 0) := "0100" & "0010";
$S"|;i&\#l0 constant stEppArdB : std_logic_vector(7 downto 0) := "0101" & "0010";
)`
|H1m9n]_;O|[3^0 constant stEppArdC : std_logic_vector(7 downto 0) := "0110" & "0011";
6R3M*jG|:rm.y:g0 constant stEppDwrA : std_logic_vector(7 downto 0) := "0111" & "0000";EDA中国门户网站?~,w B"VUf;{b,h
 constant stEppDwrB : std_logic_vector(7 downto 0) := "1000" & "1000";
#o4BYvX,H}2DE(f0 constant stEppDwrC : std_logic_vector(7 downto 0) := "1001" & "0001";
E5bP*E-o0 constant stEppDrdA : std_logic_vector(7 downto 0) := "1010" & "0010";
,NJGz Z{C z'Q6un?0 constant stEppDrdB : std_logic_vector(7 downto 0) := "1011" & "0010";EDA中国门户网站i4U.^E#a0F;O*D1w
 constant stEppDrdC : std_logic_vector(7 downto 0) := "1100" & "0011";EDA中国门户网站 WiD8E1Qq3D
 constant stAn   : std_logic_vector(3 downto 0) := "1111" ;

 signal stEppCur : std_logic_vector(7 downto 0) := stEppReady;

|Gp\@rE0 signal stEppNext : std_logic_vector(7 downto 0);EDA中国门户网站l]t GAI

\5u,H,?8c(p0 signal clkMain  : std_logic;EDA中国门户网站@Ish%j|9N
 signal clkEpp  : std_logic;

:\#|;lB8T_$C&N8d0X0 signal ctlEppWait : std_logic;EDA中国门户网站Im\[/Pgy8j
 signal ctlEppAstb : std_logic;
R9H9Fi#qG,s
K~0 signal ctlEppDstb : std_logic;
H[-^sqbi0 signal ctlEppDir : std_logic;
2Y#@vE4R,a{0 signal ctlEppWr : std_logic;EDA中国门户网站1TN
ag4[
k)m6t
 signal ctlEppAwr : std_logic;EDA中国门户网站afS3j(j&K K"G
 signal ctlEppDwr : std_logic;
g`JK!Ei3B+P0 signal busEppOut : std_logic_vector(7 downto 0);EDA中国门户网站"o~y Sj*M
 signal busEppIn : std_logic_vector(7 downto 0);
&w NHD;U0 signal busEppData : std_logic_vector(7 downto 0);EDA中国门户网站`7\H]K V'?AJ+c

]Xp"wdY0 signal regEppAdr : std_logic_vector(3 downto 0);EDA中国门户网站EG+^
w8|
 signal regData0 : std_logic_vector(7 downto 0);
(~mLN.n:h;kQ4Z+_y0 signal regData1 : std_logic_vector(7 downto 0);
1E/sz+R-F`-t,Ffh0    signal  regData2 : std_logic_vector(7 downto 0);
%j@Gc){)h:z%V@3G0    signal  regData3 : std_logic_vector(7 downto 0);
"d WV"x1Q7I2Fdq0    signal  regData4 : std_logic_vector(7 downto 0);EDA中国门户网站9b!L\ T2AV&`X
 signal regData5 : std_logic_vector(7 downto 0);
z4q#?0fD8H7Y8SPL0 signal regData6 : std_logic_vector(7 downto 0);
jSD&IH0A4Y I0 signal regData7 : std_logic_vector(7 downto 0);EDA中国门户网站V'Zm+_E D2qL$p R
 signal regLed  : std_logic_vector(7 downto 0);
{$W+g H#D0 signal cntr  : std_logic_vector(23 downto 0);
jR`jzH0 signal  regAn  : std_logic_vector (3 downto 0) := stAn;EDA中国门户网站E&Uy ]:USlE{