我们的设计应用要求提高了，主频从40M提高到70M，综合和P&R都没有出问题,PT时结果出现了很多transtime和cap 违例，而且很大.为了解释\解决这个问题,我看了一下DC使用说明和库文件,有了以下理解,请老大看看理解对不对,问题怎么解决
又看了一会库，我对max_transition和max_capacitance是这样理解的：
归根结底，综合与STA的分析的目的都是分析setup和hold，但是不同的外部条件就对应了不同的setup和hold要求，这个条件就是输入端口的transition_time，而每一个器件输出的transition_time 又与输入transition和capacitance有关，因此为了获得每个器件的setup和hold必须获得各端点的transition和capacitance，然后经过相应的查找表来获得setup和hold，
于是，问题就来了，查找表的范围都是很有限的，对于查找表里面的内容，如果大小没有对应上，就必须用线形内插值和外插值的方法来分析，问题就来了，相差太远了，插值必然不准确，于是，工艺文件就会定义一个max_transition和max_capacitance，目的是为了保证setup和hold分析的准确性，请问我说的对不对呢？
如果我的时序余量特别大，我是否可以不必在乎max_capacitance 和 max_transition violations 呢？？
还是，如果我不管它们，它们会像 antenna effect那样 在芯片制造时造成芯片损坏， 而不仅仅是降低芯片的速度了？？？
最新回复
陈涛 (2008-11-24 10:53:06)
yx.yang (2008-11-24 10:57:42)
giantshen (2008-11-24 12:55:20)
我还想问一下。
所谓max_transition 大影响寿命是否是在 冲放电电流大小 一定的情况下？？
如果 负载电容一定， 采用小驱动单元， max_transition更大， 但寿命是否会更长？？？
反过来说，如果驱动单元一定，如果布线宽度变大， max_transition更大， 但寿命会更长？？？
我的设计中受 max_transition困扰的实际是 三态数据总线。也许EM真的是个问题，我希望可以吧设计做得更强壮些：）
还有，我得到的 是 0.25的单元库。 这个库很奇怪，只有max_capacitance的限制，没有max_transition的限制。
对于该尺寸的工艺， 5ns，10ns的 max_transition 是可以接收的吗？？还是太大？？？
[ 本帖最后由 giantshen 于 2008-11-24 13:08 编辑 ]
陈涛 (2008-11-24 14:54:50)
giantshen (2008-11-24 22:40:42)
那我该如何办呢？？？
自动布局布线工具（Astro） 貌似不能对三态总线进行自动优化啊？？？
陈版主救命！！！！！！！！！！！！！！！！
陈涛 (2008-11-25 09:42:35)
giantshen (2008-11-25 11:32:24)