您的位置: EDA中国门户网站 >> 技术讨论 >> HDL语言 >> 查看帖子
字体: 小 中 大 | 打印 发表于: 2008-10-29 10:47 作者: skywalker_bupt 来源: EDA中国门户网站
1.rar(2008-10-29 11:21:30, Size: 18.5 KB, Downloads: 271)
华为_大规模逻辑设计指导书.rar(2008-10-30 23:23:51, Size: 1.95 MB, Downloads: 327)
最新回复
娃娃老公 (2008-10-29 10:59:46)
[ 本帖最后由 娃娃老公 于 2008-10-29 11:00 编辑 ]
almer (2008-10-29 11:06:15)
skywalker_bupt (2008-10-29 11:13:43)
娃娃老公 (2008-10-29 11:21:30)
标为BAD的一个由于直接用组合逻辑实现在CLKA、CLKB两个时钟中二选一的功能,而组合电路由于不同路径的延迟不同,所以在电路的时钟输出很容易产生毛刺;而标为“GOOD”的一个由于对选择信号SELECT分别用两个触发器进行了同步化,所以在时钟的输出端不会产生毛刺
(2008-10-29 11:21:30, Size: 18.5 KB, Downloads: 271)
spluiu (2008-10-29 12:43:16)
amin2008 (2008-10-29 12:44:28)
谢了
二极管 (2008-10-29 15:07:13)
一直用BUFGMUX,但是没想过bufgmux是怎么做的
ryanhjq (2008-10-29 17:56:12)
zhouxunxue (2008-10-29 18:16:04)
rose8866 (2008-10-29 18:27:09)
zhouhong0809 (2008-10-29 19:46:56)
Dable_cn (2008-10-30 16:05:07)
24272809 (2008-10-30 23:23:51)
(2008-10-30 23:23:51, Size: 1.95 MB, Downloads: 327)
tian53169 (2008-10-30 23:28:52)
fpgaxxxx (2008-10-31 06:50:16)
crazyvhdl (2008-10-31 08:54:34)
baijin (2008-10-31 09:05:13)
lausren (2008-10-31 09:29:36)
bank2003 (2008-10-31 09:35:47)
somejiang (2008-10-31 09:56:58)