CMOS反相器

CMOS反相器的分析是数字集成电路的基础，很多复杂电路的结论可以由反相器的结论推导而得。静态CMOS反相器图示和版图可以表示为下图。

一般我们希望CMOS反相器的开关阈值在电源电压的中点处，我们定义为V_in=V_out的点。这里讨论的前提是晶体管达到速度饱和，对于亚微米和深亚微米器件来说，基本为短沟道器件，条件都得到满足。

在设计静态CMOS电路时，若希望噪声容限最大，并得到对称的特性，建议PMOS部分比NMOS部分宽以均衡晶体管的驱动强度。

但V_M对器件比值变化相对不敏感，而且使PMOS、NMOS具有不对称的开关阈值更有用，因为如果完全对称，则输入信号Vin的零值受噪声干扰严重。

下面是减小门的传输延迟的三个方法：

（1）      减小C_L（负载电容），但需要漏扩散区的面积设计得很小；

（2）      增加W/L比，但此法增大了C_L，需要小心。

（3）      提高V_DD，但这样增加了功耗，不推荐。

通常要求PMOS和NMOS宽度比在3～3.5之间。采用这一方法的目的是设计一个具有对称VTC的反相器并使由高到低与由低到高的传播延时相等。但这并不意味着这一比值也得到最小的总传播延时（想一想为什么）。

反相器由低到高翻转期间C_L被充电C_LV_DD，总需要能量C_LV_DD²，存在电容中的能量为C_LV_DD²/2，另一半被PMOS消耗掉，与PMOS尺寸无关。放电时能量被消耗在NMOS上，也与尺寸无关。需要注意的是翻转过程中，P管和N管会有短暂的同时导通，消耗的能量是V_DDI_peakt_s。静态功耗来源于泄漏电流：源或漏端与衬底之间的反相偏置的二极管结的电流，和亚阈值电流。