卓胜微电子2006校园招聘logic design笔试题

卓胜微电子2006校园招聘logic design笔试题

1.         解释FPGA、Standard Cell、Full Custom的含义、特点和应用场合。

2.         寄存器间的延迟由哪些部分组成，详细说明每一部分。

3.         下图的复位rst_n是同步的，根据rst_n信号和a信号的波形画出输出b的信号波形。并写出该逻辑的verilog代码。

4.         写出4bit格雷码，并且解释为什么格雷码可以应用于异步FIFO的设计。

5.         有个16bit的寄存器，每个时钟周期左移一位，最高位舍去。设计一个方法判断该值是否能被5整除，并写出verilog代码。