我不习惯半途而废！我希望能和大家交朋友，一起讨论，一起进步! USB+FPGA信号采集板/n ,刚刚完成CPLD驱动TFT,STN屏的设计，最近正在做DSP6713+FPGA的光纤信号系统板设计。有什么业务欢迎讨论.datto4383@yahoo.com.cn

关于Candence的LDV的设置求助~~

上一篇 / 下一篇  2006-06-23 19:58:10 / 天气: 晴朗 / 心情: 高兴 / 个人分类：EDA

查看( 521 ) / 评论( 8 )
nclaunch> ncsim: 05.10-p006: (c) Copyright 1995-2003 Cadence Design Systems, Inc.
'h:_v:t.iW0
Td5]:Oi]0jg0ncsim: *F,NOLICN: Unable to checkout ****** for NC_VHDL_Simulator (5.1) 'lic_error -12'.EDA中国门户网站ZYHp E
ncsim: Memory Usage - 4.0M dataEDA中国门户网站z%DJn f
ncsim: CPU Usage - 0.0s system + 0.0s user = 0.1s total (13.4s, 0.6% cpu)EDA中国门户网站5O Py2N%B5k5p1y
UDM ERROR - udm has not been initialized, EXITING!
w@1h#a5i_c0EDA中国门户网站w;`Nf-V~
出现这个错误，是不是因为******没有设置好？如何解决？
FPGA/CPLD器件价格查询

论坛模式 推荐 收藏 分享给好友 推荐到圈子 管理

TAG: HDL语言 EDA

西红柿的颜色 xihongshi 发布于2006-06-24 14:51:35
如下www.edacn.net}gc$u0{

9qo4M+reEDA中国门户网站SERVER datou 00508d58cd3b 28000最专业的FPGA/IC设计论坛.lvv+o2j
DAEMON cdslmd E:\Program Files\Cadence Design Systems\Cadence ****** Manager\cdslmd.exeFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,board}9Vq
VB)^
FEATURE Affirma_AMS_distrib_processing cdslmd 5.1 permanent 5 FC6DB5ED5ECCF7A1ACB0 \FPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardIE0`!K
f"Sd
        VENDOR_STRING=UHD
8QN9p"_j
E-jIC最专业的FPGA/IC设计论坛FEATURE Affirma_NC_Simulator cdslmd 5.1 permanent 5 6C3D656D4CF8C6856CDE VENDOR_STRING=UHDEDA中国门户网站+kdaDwWeK8b3~2j#K)R
FEATURE Affirma_RF_IC_package_modeler cdslmd 5.1 permanent 5 5CFD354D6A4DBF08F045 VENDOR_STRING=UHDwww.edacn.net` Y/j,r*r8b9d4T4j"V
FEATURE Affirma_ams_simulator cdslmd 5.1 permanent 5 6CFD256DA1CB8D380589 VENDOR_STRING=UHDFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardn0``K!G-t ?"m
FEATURE Affirma_model_checker cdslmd 5.1 permanent 5 BC2DB54DA2A8D843ED88 VENDOR_STRING=UHD
4xrX}        y9A3a+[o
JeEDA中国门户网站FEATURE Affirma_sim_analysis_env cdslmd 5.1 permanent 5 ACCDE5FDC4E15E443731 VENDOR_STRING=UHD
~hV-jMFW!fwww.edacn.netFEATURE Model_Check_Analysis cdslmd 5.1 permanent 5 9C6D95CDF434A0B625AB VENDOR_STRING=UHD

XO4Dk%c f/o"o*cFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardFEATURE NCSim_Desktop cdslmd 5.1 permanent 5 5C7DE57D6C205DBD8A72 VENDOR_STRING=UHDwww.edacn.net%c {#E(d`}'W,a#vw
FEATURE NC_VHDL_Simulator cdslmd 5.1 permanent 5 7CFDC5BDE137E3A16D1B VENDOR_STRING=UHDFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardP U        O%[l W3ydO        g"li
FEATURE NC_Verilog_Data_Prep_Compiler cdslmd 5.1 permanent 5 FCCDC54DBFC6E4013C98 VENDOR_STRING=UHD
I:?_6r$Cj-@        LFEATURE NC_Verilog_Simulator cdslmd 5.1 permanent 5 DC9D454D41F4AD887877 VENDOR_STRING=UHD为您提供逻辑设计资料，IC设计资料，每天我们的精英团队都在提供更多的设计文章EJzp[C}
FEATURE VERILOG-XL cdslmd 5.1 permanent 5 3C1D754D34C26ED4737C VENDOR_STRING=UHD为您提供逻辑设计资料，IC设计资料，每天我们的精英团队都在提供更多的设计文章x D]#X2y s
FEATURE VHDLLink cdslmd 5.1 permanent 5 EC8DA5BD2C1D1F1B6EAC VENDOR_STRING=UHD
#i L6x*d{n'{O/VFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardFEATURE VHDL_desktop cdslmd 5.1 permanent 5 6C1DD5EDCFE40AC16764 VENDOR_STRING=UHDsY+}W9X:i4O.U
FEATURE Verilog_desktop cdslmd 5.1 permanent 5 0C1D251DC2ED0AA3C789 VENDOR_STRING=UHDFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardt7J6wn4bYpI
FEATURE vloglink cdslmd 5.1 permanent 5 CC8D25EDE5AC8CB4B346 VENDOR_STRING=UHD
西红柿的颜色 xihongshi 发布于2006-06-25 21:27:43
在这里十分感谢ic.expert ，现在已经LDV可以使用了，正在学习中：），以后还要多指教了
玉兔子发布于2006-07-07 21:10:01
学习中！没看出来哪里变了！
lcj2212916发布于2006-07-11 16:14:47
学习中！
小虾米的个人空间 小虾米 发布于2006-07-25 16:57:34
学习
学习了！!
我来说两句

(可选)

我的栏目

日历

« 2008-11-22  
日 一 二 三 四 五 六
      1
2345678
9101112131415
16171819202122
23242526272829
30      

数据统计

  • 访问量: 3756
  • 日志数: 29
  • 文件数: 2
  • 书签数: 1
  • 建立时间: 2006-05-07
  • 更新时间: 2007-05-31

RSS订阅

Open Toolbar