Figure 1 Typical topologies of popular DACs include R2R-multiplying (a), R2R-back (b), and resistor-string (c) architectures

通常，高精度控制环路应用中的DAC为R2R（电阻梯形）MDAC（乘法DAC，见Figure 1a）。该架构可实现高电压输出，因此MDAC厂商可以设计高精度（16位）器件，该器件采用±1 LSB INL（积分非线性）和DNL（差分非线性）规范。MDAC 需要 1 个外部电流电压运算放大器，但应有较快的建立时间（小于0.3 µsec）以及大于10 MHz的乘法带宽 (multiplying bandwidth)。

R2R-back DAC非常适于工业应用（见Figure 1b）。利用该DAC，每次升级只要将2R引脚(leg)切换到高参考电压V_REF-H，或者低参考电压V_REF-L即可。制造这种架构相对来说比较简捷，因为 R2R 架构具有一条并行数据输入总线。对于带有串行接口的器件而言，在 DAC 进行数据锁存之前，多位DAC首先使用内部的一个串并寄存器。任何情况下，门切换时序偏移都应视为 DAC 输出端的短时脉冲干扰。R2R-back DAC和MDAC一样，通常具有出色的低噪声、INL以及DNL性能，而且建立时间适中。

电阻串DAC适用于便携式仪表、闭环伺服控制、过程控制和数据采集系统（见Figure 1c）。该figure显示了1个3位电阻串DAC模型，此处的数字输入编码为 101b,输入端解码为5/8V_REF。输出级缓冲器将内部电阻元件与输出负载隔离。电阻串 DAC 是一款低功耗器件，从而确保了在整个输入编码范围内的单一性，且 DNL 性能良好。这种 DAC 产生的脉冲波形干扰能量通常要低于其他类型的 DAC。但是，INL 性能取决于电阻阵列匹配，并受芯片布局影响较大；而电阻串 DAC 的噪声也取决于电阻串阵列的阻抗，而且噪声相对较高。