空间管理您的位置: EDA中国门户网站 » forrest1的个人空间 » 日志

运算放大器稳定性系列：电容性负载的稳定性—具有双通道反馈的 RI(3)

上一篇 / 下一篇 2008-08-08 09:53:37

CMOS RRO:具有双通道反馈的RISO

我们选择用于分析具有双通道反馈的RISO的CMOS RRO为OPA734，具体情况请参阅图10.38。OPA734是一款低漂移、低输入失调电压的运算放大器，其能在+2.7V～+12V的电压范围内工作。这种极低的漂移（0.05uV/C）加上其超低的初始输入失调电压（1uV），使OPA734成为了单电源应用中理想的参考缓冲放大器。由于这并非是轨至轨CMOS输入放大器，因此，我们有必要观察输入电压范围的技术规范[（V–）–0.1V至（V+）–1.5V]。

图10.38 CMOS RRO运算放大器的技术规范

典型的CMOS RRO等效电路图如图10.39所示。从图中可以看出，运算放大器的输出端连接至MOSFET的漏极。这种漏极输出运算放大器具备一个Zo（同时具有阻性和容性的特点），要求我们运用某些相对于双极发射极跟随器略有不同的分析技术，如具有双通道反馈的RISO电路示例。

图10.39典型的CMOS RRO运算放大器拓扑结构

从图10.40中我们可以看出，CMOS RRO参考缓冲电路的外观与双极发射极跟随器示例中所采用的电路外观一模一样。在本应用示例中，我们采用电压为5V的单电源，对2.5V的参考电路（该电路的电压值低于输入电压范围的技术规范[输入电压范围：5V–1.5V =3.5V]）进行缓冲。由于为了获得良好的稳定性，在高频时FB#1和FB#2将提供所需要的反馈，因此，在Vout处，可获取准确的参考电压。Riso将使两条反馈电路单独运行，互不干扰。

图10.40具有双通道反馈的RISO：CMOS RRO

由于在本应用示例中，我们采用的是单电源，因此，我们将运用一些新技巧来获取如图10.41所示的空载Aol曲线。首先，我们需要确保在开展DC工作点分析之后的OPA734输出信号处于工作的线性区域。通常来说，由于运算放大器的饱和输出信号并非处在工作的线性区域，因此，其未能提供恰当的AC性能。对于大多数运算放大器宏模型来说也是如此。在DC状态时，LT为短路而CT为开路。OPA734的非反相输入限制为Vs/2 (2.5V)。因此，输出将为Vs/2 (2.5V)。如图所示的RL接线方式，在运算放大器的输出端不存在DC负载。RL以及LT为低通滤波器函数提供了一条AC通道。这样，在反馈电路中，就可使DC处于短路状态而AC处于开路状态。务必提请注意的是，在进行AC分析前，SPICE必须开展DC闭环分析，以找到电路的工作点。另外，RL以及CT为高通滤波器函数提供了一条AC通道，这样，使得我们能将DC开路电路和AC短路电路一起并入输入端。而且，LT和CT按大数值等级选用，以确保其在各种相关的AC频率时，电路短路和开路情况下的正常运行。

图10.41 Aol测试示意图：CMOS RRO

从Tina SPICE仿真测量得出的OPA734 Aol曲线如图10.42所示。测得的单位增益带宽为1.77MHz。

图10.42 Aol测试结果：CMOS RRO

图10.43由Zo、CCO、 RCO、CL 改变Aol效应的TINA电路

现在，我们必须测量如图10.43所示的Zo（小信号AC开环输出阻抗）。该Tina SPICE测试电路将测试空载OPA734的Zo。请注意，由于我们测试的是单电源电路，因此将输出信号调整至Vs/2 (2.5V)，以确保运算放大器输出电流的正弦波位于工作的线性区域。RL以及LT为低通滤波器函数提供了一条AC通道。这样，在反馈电路中，就可使DC处于短路状态而AC处于开路状态。由于RL限定在Vout (2.5V)和Vs/2 (2.5V)之间，所以DC工作点在输出端显示为2.5V或Vs/2伏，这也就是说，OPA734没有电流流入或流出。此时，通过运用1Apk AC电流发生器（我们能够扫视10mHz至1MHz的AC频率范围），Zo的测量工作能够轻松完成。最后，得出测量结果Zo = Vout（如果将测量结果的单位从dB转换为线性或对数，Vout也就是以欧姆为单位的Zo）。

图10.44 Zo、开环输出阻抗：CMOS RRO

从图10.44中，我们可以看出，OPA734 Zo是CMOS RRO运算放大器输出级所独有的特征。而且，这种输出级的Ro在高频时，处于支配地位。同时，Co所呈现出的电容效应在频率低于92Hz时，处于支配地位。

根据前面图表的仿真测试结果，我们在图10.45中构建了OPA734的Zo模型。RO直接测得为129欧姆，fz直接测得为92Hz。根据测得的fz和RO数值，我们可以轻松地计算出CO的数值（为13.4uF）。最终完成了如图所示的Zo模型。

图10.45 Zo模型：CMOS RRO

图10.46：Zo 外部模型：CMOS RRO

为了使1/b分析的情况包含在Zo与Riso、CL、CF以及RF之间相互作用的影响结果内，我们需将Zo从运算放大器的宏模型中分离出来，以便于弄清楚电路中所需的节点。这种构思如图10.46所示。另外，U1将提供产品说明书的Aol曲线，并从Riso、CL、CF以及RF的各种影响中得到缓冲。

通过如图10.47所示的Zo外部模型，我们能够测量Zo与Riso、CL、RF以及CF之间的相互作用对1/b的影响。RO和CO是我们在前一张图表中测出的参数。GM2将U1（OPA734运算放大器宏模型）从Zo外部模型中隔离开来。将GM2设置为1/RO以保持适当的Aol增益，目的是与最初的OPA734运算放大器宏模型和产品说明书中的Aol相匹配。在SPICE进行AC分析前，其必须开展DC分析。因此，我们需确保扩展后的运算放大器模型，将具备正确的DC工作点而无需使U1达到饱和状态。为此，我们在CO至VO之间添加了一条低频通道。GMO将由RO两端的电压控制（该电压与VOA相匹配）。将GMO设置为1/RL以维持DC状态时的综合增益水平，目的是与最初的OPA734 Aol相匹配。另外，一只低通滤波器由RLP和CLP形成，并设置为0.1*fLOW（fLOW是相关的最低频率）。将RLP设置为1000*RO，以避免RO上出现负载或相互作用（影响），最终导致Zo传输函数发生错误。

图10.47 Zo外部模型详图：CMOS RRO

首先，我们分析如图10.48所示的FB#1。请注意，由于我们只分析FB#1，所以CF可视为处于开路状态。接下来，我们将分析FB#2。然后，通过采用叠加的方法，将两条反馈通道合并在一起，求取最终的1/b。分析结果如图10.48所示，有关的公式推导和具体细节，请参阅图10.49。我们发现，当fzx=107.49Hz时，FB#1 1/b曲线上出现零点。低频1/b值为4.5或13dB，并由介于CO和CL之间的电容分压器确定。如果改变电路以获得增益，那么低频1/b值将大于1。

图10.48 FB#1分析：CMOS RRO

图10.49 FB#1 1/b 公式推导：CMOS RRO

FB#1b的公式推导如图10.49左侧所示。由于1/b是b的倒数，所以FB#1 1/b的计算结果可以轻而易举的推导出来，具体推导过程，请参阅图10.49右侧。从图中我们还发现，在b推导过程中的pole, fpx变成了1/b推导过程中的zero, fzx。

我们将采用如图10.50所示的电路来开展AC分析：通过Tina SPICE，找到FB#1的1/b，OPA177的Aol以及只采用FB#1电路的环路增益。

图10.50 FB#1 AC电路分析：CMOS RRO

FB#1 1/b的结果标示在图10.51中的OPA734 Aol曲线上。在环路增益为零的fcl处，我们发现，接近速率为40dB/decade：

[（Aol曲线上的–20dB/decade）–（FB#1 1/b曲线上的+20dB/decade）= –40dB/decade接近速率）]

为此，接近速率的历史数据表明了存在不稳定性。而且，我们对FB#1的分析是基于zero、fzx = 183.57Hz，低频1/b= 13.09dB的情况。从图10.51中可以看出，我们的一阶分析准确推算出了FB#1 1/b的数值。

图10.51 FB#1 1/b 曲线：CMOS RRO

图10.52 FB#1环路增益分析：CMOS RRO

从图10.52中我们发现，只配置FB#1的电路环路增益分析显示，在环路增益为零的fcl处，相位裕度接近零。这样，就明确证实了电路的不稳定性。通过观察图10.51中Aol曲线上的FB#1 1/b标绘点，可推算出环路增益曲线上的极点和零点。

图10.53 FB#1瞬态稳定性测试电路：CMOS RRO

如果我们有任何疑问，或如果只采用FB#1构建参考缓冲电路，此时，我们可运用图10.53中的电路，进行实际的瞬态稳定性测试。

图10.54中的瞬态稳定性测试结果同时与Aol曲线上的1/b值和环路增益曲线一致，因此，证明了只采用FB#1构建参考缓冲电路，将导致电路运行的不稳定性。

图10.54 FB#1瞬态稳定性测试：CMOS RRO

现在，我们必须弄清楚如何合成一种解决方案，以保证设置电容性负载参考缓冲电路的稳定性。此时，我们进一步了解如图10.55所示的Aol曲线和FB#1 1/b曲线。如果我们添加图10.55所示的FB#2 1/b曲线，我们就会看到一条最终的1/b曲线，这样，根据fcl处的接近速率在历史上的稳定性经验，可以推断电路的运行也将是稳定的。

另外，我们将促使fpc低于1/b曲线中的fzx一个decade，以确保当频率低于fcl时，相位裕度优于45度。上述工作通过调整1/bFB#2的高频部分，使其比FB#1低频1/b高出+10dB。接着，设置fza，使其至少低于fpc一个decade，以确保当实际应用中进行参数变化时，能够避免BIG NOT。通过观察，我们发现，最终的1/b曲线是在FB#1 1/b曲线和FB#2 1/b曲线中选择最小数值的1/b通道而形成的。

务必请记住，在双反馈通道中，从运算放大器输出端至负极输入端的最大电压反馈将主导着整个反馈电路。最大的反馈电压意味着b值最大或者是1/b值最小。

最后，在FB#2取得支配地位之前，预计Vout/Vin的传输函数将随着FB#1的变化而变化。此时，Vout/Vin将会衰减至–20dB/decade，直至FB#2与Aol曲线相交，然后，将随着Aol曲线下降。

图10.55 FB#2图解分析：CMOS RRO

如图10.56所示，里面有一些主要的假设。我们将这些假设运用于几乎所有的具有双通道反馈的RISO电路中。首先，我们假设CL>10* CF，这也就是说，在高频率时，CL早在CF短路之前就短路。因此，我们将短路CL以排除FB#1，从而便于单独分析FB#2。另外，我们假设RF>10*Riso，这意味着作为Riso的负载，该RF几乎完全失效。从图10.56和图10.57中具体的公式推导，我们可以看出，当zero, fza = 19.41Hz（由RF和CF产生）时，FB#2在原点拥有一个极点。由于在高频时，CF和CL同时处于短路状态，所以FB#2高频1/b部分即为Ro+Riso与Riso之间的比值。FB#2 1/b的公式推导请参阅下一张图（图10.57），有关计算结果请参阅下图。FB#2高频1/b设置为10.92dB或20.76dB、原点拥有一个极点以及当频率为10.6Hz时的零点。