空间管理您的位置: EDA中国门户网站 » forrest1的个人空间 » 日志

运算放大器稳定性系列：电容性负载的稳定性—具有双通道反馈的 RI(4)

上一篇 / 下一篇 2008-08-08 09:57:54

为了检验FB#2一阶分析情况，我们可采用如图10.58所示的Tina SPICE电路。而且，为了便于分析，我们将CL设置为10GF，因此对各种相关的频率而言，CL都等同于短路状态。但是，在开展AC分析前，仍允许SPICE查找到相应的DC工作点。

图10.58 FB#2 AC电路分析：CMOS RRO

Tina SPICE仿真结果如图10.59所示。FB#2 1/b曲线正如当fza= 10.6Hz以及高频1/b= 23.78dB时，采用一阶分析推算出来的结果一样。另外，我们也绘制出OPA734 Aol曲线，以弄清楚在高频时，FB#2将如何与其相交。

图 10.59 FB#2 1/b曲线：CMOS RRO

如果推算的FB#1和FB#2叠加结果会产生所需的最终1/b曲线，那么我们将通过如图10.60所示的Tina SPICE电路开展分析工作。同时，我们还可通过Tina SPICE电路，绘制出Aol曲线、最终的1/b曲线以及环路增益曲线。

图10.60最终环路增益分析电路：CMOS RRO

从图10.61中，我们可以看出，分析结果验证了我们所推算的最终1/b曲线。在环路增益为零的fcl处，推算的接近速率为20dB/decade。

图10.61最终的1/b曲线：CMOS RRO

最终电路的环路增益相位曲线（采用FB#1和FB#2）如图10.62所示。相移从未下降至66.54度以下（出现在频率为146.43kHz的地方），因为，在fcl处（频率为172.64kHz），相位裕度为87.79度。

图10.62最终环路增益分析：CMOS RRO

我们将采用图10.63中的Tina SPICE电路对我们的稳定电路进行最后的检验——瞬态稳定性测试。

图10.63最终瞬态稳定性测试电路：CMOS RRO

图10.64中最终电路瞬态稳定性的测试结果符合我们其他所有的推算结果，从而研制出一款性能优良、运行稳定的电路。而且，我们可以信心十足的将这种电路投入量产，因为它不会发生故障或在实际运行中出现异常。

图10.64最终瞬态稳定性测试电路：CMOS RRO

通过图10.65中的Tina SPICE电路，可验证我们对Vout/Vin的推算是否正确。

图10.65最终Vout/Vin传输函数电路：CMOS RRO

从图10.66中，我们可以看出，Vout/Vin的测试结果与我们推算的一阶分析结果一致，具体表现为：当频率为253.88Hz时，单极点开始下降。而且，当频率约为167kHz（此时，FB#2与OPA734 Aol曲线相交）时，出现第二个极点。

图10.66最终Vout/Vin传输函数：CMOS RRO

图10.67总结了一种易于使用的渐进式程序。这种程序轻松地将具有双通道反馈的RISO电容性负载稳定性技术应用于CMOS RRO输出运算放大器上。

图10.67具有双通道反馈的 RISO补偿程序：CMOS RRO

1) 测量运算放大器的Aol

2) 测量运算放大器的Zo，并在图上绘制出其曲线

3) 确定CO和RO

4) 创建Zo的外部模型

5) 计算FB#1低频1/b（由CO和CL导致）

6) 将FB#2高频1/b设置为比FB#1低频1/b高+10dB（为获得最佳的Vout/Vin瞬态响应和实现环路增益带宽内相移量最少）

7) 从FB#2高频1/b中选择Riso以及RO

8) 从CO、CL、Riso和RO中，计算FB#1 1/b fzx

9) 设置FB#2 1/b fza = 1/10 fzx

10) 选择具有实际值的RF和CF，以产生fza

11) 采用Aol、1/b、环路增益、Vout/Vin以及瞬态分析的最终值，运行仿真以验证设计的可行性。

12) 核实环路增益相移的下降不得超过135度（>45度相位裕度）

13) 针对低噪声应用：检查Vout/Vin扁平响应，以避免增益骤增àVout/Vi中的噪声陡升

作者简介

Tim Green现任美国亚利桑那州图森市TI线性应用工程经理。他担任模拟与混合信号电路板/系统级设计工程师长达24年之久，其中包括：无刷马达控制、飞机喷气式发动机、导弹系统、功率运算放大器、数据采集系统以及CCD相机。Tim最近的工作经验包括模拟与混合信号半导体战略营销。Tim毕业于亚利桑那大学(University of Arizona)，获电子工程理学士学位。如欲联系作者，请发送邮件至green_tim@ti.com。