最新更新主题

Signaltap到底对设计性能有多大影响？

字体: 小 中 大 | 打印 发表于: 2008-7-03 15:55    作者: waltertype    来源: EDA中国门户网站

在FPGA设计中SignalTap是经常用到的设计调试工具，在低采样频率下它对设计的结果影响好像不是太大，那么随着采样频率的增大，它对设计性能到底有多大的影响？另外，随着资源利用率的增大，Signaltap是不是对设计性能的影响越来越大？
         我平时Signaltap内的采样频率都不是很大，所以显示结果没有出现什么问题。所以我认为Siganltap是调试的有效办法，但是我同事用200M的采样频率采样，显示结果不太理想，所以我对它产生了怀疑。现在，我急需有人能给我一个明确的解释。谢谢！
我也来说两句 查看全部回复

最新回复

  • wu.weihai (2008-7-03 16:29:56)

    200M的采样频率采样，内部RAM的操作频率是不是不超过134M？？  帮******！

  • nethunter (2008-7-03 18:16:48)

    一般超过60M就会影响原有系统的性能了，200MHz。。。想都不敢想。

  • ericwang622 (2008-7-03 20:34:32)

    怎么影响性能的呢？
    SignalTap加入设计进行编译的时候，如果没有报timing的warning，应该不会出现问题。用200M的时候，STA都是OK的吗？

  • ningan1987 (2008-7-03 20:43:58)

    初学者，学习学习！

  • alpha406 (2008-7-03 22:39:04)

    但你的电路还是需要和它连接，最后还是会影响到的，而且很多FPGA还要占用逻辑单元。

  • bank2003 (2008-7-04 00:57:58)

    呵呵，关注一下，现在也在用

  • jlqsczw_2007 (2008-7-04 07:39:41)

    没什么影响

  • yzl624358 (2008-7-04 08:15:31)

    支持楼上的！

  • anios32 (2008-7-04 09:44:35)

    因为要占用资源，特别是布线资源，肯定是有影响的。

  • xiangyao2007 (2008-7-04 11:16:29)

    会占用内部逻辑和ram资源。影响应该是有的，不过是调试的有力工具

  • hsy783 (2008-7-04 21:35:29)

    我常用200M来采样不见有什么情况哦

  • waltertype (2008-7-09 17:19:22)

    Signaltap影响设计的大小，我觉得应该取决于该工具占用FPGA逻辑资源与布线资源的比例，占的越多，影响的程度就应该越大。采样频率大只会造成时序容错性变差，在同样采样深度的情况下，造成Signaltap观测的波形长度变小。

  • waltertype (2008-7-09 17:21:14)

    欢迎大家积极发表自己的见解，交流经验，共同提高，互惠互利！

  • tan4 (2008-7-09 17:59:48)

    只遇到过逻辑的size太大，导致Signaltap不能工作的情况，Signaltap影响逻辑的情况好像没遇到过

  • xxx79 (2008-7-12 12:08:16)

    应该有影响，以前有同事使用包含SIGNALTAP的POF文件，FPGA正常工作，下载没包含SIGNALTAP的POF反而工作不正常，呵呵

  • chenhongyi (2008-7-12 12:53:23)

    我们以前常用100M下的采样，没有发现过异常。
    楼主的问题值得关注！

  • ttmap (2008-7-25 17:06:13)

    我也遇到一个较奇怪的问题，我在一个系统中如果不加signaltapII的测试信号，系统能工作，由于我想看一下内部的信号，结果加了测试信号，系统反而不正常了，去掉之后又正常，不知何解？？？

  • miracle-yang (2008-7-25 19:01:19)

    我以前用100M采样没有影响，不过既然有人碰到过有影响的情况，现在关注一下！！！
查看全部回复 我也来说两句