帖子列表

• vfdff 使用第三方库的方法

  发表于: 2008-10-14

  大家谁能提供一个 示例展示如何使用 第三方的库文件呢?? ...全文

• onelifetime Chipscope应用讨论

  发表于: 2008-10-14 回复: 1

  大家好！我在对chipscope的*cdc文件进行参数设定时总是不能显示全部的信号，大家是否也遇到了同样的问题，请发表大言，也请知道如何解决的同行给予解答。 ...全文

• ljsu0203 看看这个编码端的FIFO如何设计

  发表于: 2008-10-13

  假设一个编码模块，输入频率50M，一个帧是752位，经过编码后的帧是762位（编码加上10位的校正位），想用XILINX中异步FIFO核来做，那么应该如何来设计这个编码模块的FIFO ...全文

• james_chan 调用PACE出错求助！！！

  发表于: 2008-10-13

  PACE出错！！！！点击工程导航中Assign Package Pins时，出现如下提示： PACE提示错误：Command line parameter'"-p xcv50-tq144-5 accum.v -uc accum_ucf.ucf -intstyl ...全文

• changqingteng 自己写的verilog代码如何变为IP核？

  发表于: 2008-10-13

  是不是要生成IP核只能在EDK里？ ise的core generater 没有发现把自己的代码变为ip核的东西啊？如果不用EDK，怎么才能生成自己的ip核啊？就是类似xilinx官方提供的或者很 ...全文

• tingyu1221 怎么使用定制模块Block SelectRAM

  发表于: 2008-10-13 回复: 1

  18x18硬件乘法器可以这样用 MULT18X18 MULT7(.A(),.B(),.P()); 那定制模块Block SelectRAM怎么用呢 ...全文

• ninipa 仿真精度的问题，新手

  发表于: 2008-10-13

  在ISE里直接调用modelsim仿真，仿真精度是1ps，看起来好费劲啊，据说是按相关文件中最小的精度进行仿真的，我看每次直接从ise调用modelsim都会生成一个glbl.v文件，那里 ...全文

• zhangguohui SDK读取memory怎么是？？？？

  发表于: 2008-10-13

  我把Timer0的起始地址输进去，应该看到它的几个控制寄存器的值，但是看到的都是？？？？？ 请高手指点迷津。 ...全文

• hangaofei726 急求Active HDL6.3！哪位仁兄有呢？帮帮

  发表于: 2008-10-13

  急求Active HDL6.3！哪位仁兄有呢？帮帮忙！不用modelsim，弃暗投明用Active.却找不到合适的******版！ ...全文

• zjlyou ISE中文设计指南

  发表于: 2008-10-13 回复: 1

  ISE9.01中文教程 ...全文

• zhangguohui 函数发生器等

  发表于: 2008-10-12

  希望对大家有用 ...全文

• zhangguohui 图像处理的verilog程序

  发表于: 2008-10-12 回复: 1

  希望对大家有用 ...全文

• zhangguohui 8051软核的使用---xilinx官方和小人总结

  发表于: 2008-10-12

  46769希望对大家有用。 ...全文

• dqjyong 谁有Quartus II4.2的******？？

  发表于: 2008-10-12 回复: 2

  小弟跪求Quartus II4.2的******。。 这玩意确实是难得找。。。 ...全文

• GaoJX 跪求M88E1111 资料

  发表于: 2008-10-12 回复: 1

  跪求M88E1111 资料:funk: :funk: :funk: ...全文

• juntung 请问：什么叫数据流盘？

  发表于: 2008-10-12

  经常听到流盘这个概念：比如：高速数据流盘，实时流盘，流盘速度等，请问各位大虾，流盘到底什么意思？怎样定义啊？请结合上面的几个术语进行解释一下！谢谢先！ ...全文

• 736671385 求Link for ModelSim中.m文件的作用

  发表于: 2008-10-12 回复: 4

  帮个忙吧！帮个忙吧！ 帮个忙吧！ ...全文

• realwood1119 基本单元LC中除了LUT外, 含有的寄存器怎

  发表于: 2008-10-12 回复: 1

  我们都知道在Xilinx的基本单元LC中除了LUT，还有一个寄存器可以对LUT结果作寄存输出。由于这个寄存器离LUT组合逻辑最近，所以用该寄存器的建立保持时间最容易满足，可是 ...全文

• lanty_1200 弱弱的问一句，有女生做FPGA的吗？

  发表于: 2008-10-12 回复: 1

  RT 寻找志同道合的人啊！ ...全文

• NANHU_BRUCE 如何编写仿真波形程序或testbench?

  发表于: 2008-10-12 回复: 3

  虽一年多前就开始用VHDL编程，但仿真波形都是通过手工画的，如何编写仿真波形程序或testbench以在modsim下仿真? ...全文