痛苦的验证。
上一篇 /
下一篇 2008-07-07 22:50:04
/ 个人分类:ASIC/FPGA Verification
做
验证最痛苦的就是
设计文档,使用手册的混乱。
最近在做验证,设计文档错误百出,而且经常有更新都没加进去。。好不容易完成一个配置。一仿真报错。好不容易把错误找出来了。一问设计人员。告知在某某地方不能这么用。这些完全在文档上找不到。。受不鸟了。
相关阅读:
- Writing Testbench学习笔记 (DACer, 2006-8-05)
- 验证方法分类 (DACer, 2006-8-07)
- Design For Verification (DACer, 2006-8-07)
- 一条往往被忽视的准则 (DACer, 2006-8-07)
- Coverage达到100%意味着什么? (DACer, 2006-8-07)
- Functional Coverage的类型 (DACer, 2006-8-07)
- Assertion类型 (DACer, 2006-8-07)
- Issue与Metric (DACer, 2006-8-08)
- Matlab EDA Simulator Link (bigyellow, 2008-6-05)
- 用Systemverilog编写VMM框架(zz) (bigyellow, 2008-7-01)
导入论坛
收藏
分享给好友
推荐到圈子
管理
举报
TAG:
验证
设计文档