首页
行业资讯
个人专栏
专题讨论
搜索
vxworks
Linux/uClinux
Windows CE
XP Embedded
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
专业培训
求职招聘
书籍推荐
说文解字
您的位置:
EDA中国门户网站
>>
论坛
>>
HDL语言
>>
查看帖子
最新更新主题
请大家帮我看看这段程序(ISE)
请教一个关于子模块调用的问题
8位输入优选器
问一超级菜关于触发器的问题
仿真结果不一致(verilog),晕死!
怎么用vhdl产生可综合的ram控制信号,即时序
跪求版主帮忙!!!
请教个关于复位信号的问题。谢谢
请教版主??
求在Verilog hdl用文本模式编写N进制计数器的步骤
月度关注热点
华为大规模逻辑电路设计指导书!内部资料,绝对经典!
TCL Script设计教程
免费下载EDACN技术月刊
两道HDL题目,牛人帮忙看看哈
探讨for循环综合后仿真永久循环的问题
会综合出带 clock gating 的dff ?
笔试题:异步时钟域,快向慢用什么方法?慢向快用什么方法?
FPGA实例导航
麻省理工 VHDL 设计报告指南
请教此代码综合的结果如何?
请教一下 一块FPGA 能否控制多个串口工作
字体:
小
中
大
|
打印
发表于: 2008-8-28 22:04 作者: 博者 来源: EDA中国门户网站
一块FPGA 能否控制多个串口同时工作
要求 一发 多收
我也来说两句
查看全部回复
最新回复
oyyg
(2008-8-28 22:27:55)
可以,FPGA是并行工作的。
ilove314
(2008-8-28 22:53:41)
没有问题的,看你怎么设计了
hunter02042
(2008-8-28 23:00:10)
看你要多少喽
yangzh28
(2008-8-28 23:37:19)
只要空间够,可以设置任意多个有关系或者各自独立的功能模块。
xihongshi
(2008-8-29 16:03:34)
没问题
skywolftf
(2008-8-29 16:33:03)
可以!!!
ashming
(2008-8-29 22:37:14)
当然可以了
zfhlj
(2008-8-30 10:43:36)
你想干啥就干啥
yti52
(2008-8-30 18:59:57)
与它的 IO数量和内部逻辑资源 有关。
查看全部回复
我也来说两句
最新回复
oyyg (2008-8-28 22:27:55)
ilove314 (2008-8-28 22:53:41)
hunter02042 (2008-8-28 23:00:10)
yangzh28 (2008-8-28 23:37:19)
xihongshi (2008-8-29 16:03:34)
skywolftf (2008-8-29 16:33:03)
ashming (2008-8-29 22:37:14)
zfhlj (2008-8-30 10:43:36)
yti52 (2008-8-30 18:59:57)