WPM脉宽调制IP核(verilog)
上一篇 /
下一篇 2007-08-17 20:48:42
查看( 130 ) /
评论( 10 )
Actel 的IPcore
EDA中国门户网站%i|x9z(mJ z1Y
NW u$Yhk
s5Y0
CorePWM_RTL_Verilog为IP设计软核
EDA中国门户网站X0y0l)n*\
l:o6~&w$Vw
CorePWM_RTL_AN&Web Server为使用和配置说明文档Configuring CorePWM Using RTL Blocks
EDA中国门户网站;?/u DO1qDUI!L*CI;We
EDA中国门户网站)Gu%z2VZp
lH
[
本帖最后由 reader7510 于 2007-8-17 21:00 编辑 ]
{(d,T9@*CWm S6v0
CorePWM_RTL_Verilog.zipEDA中国门户网站+m{:E |XN8Z
(2007-08-17 20:48:42, Size: 2.06 kB, Downloads: 8)
:jL0HyY/Y4LRQ0
CorePWM_RTL_AN&Web Server.rar
7o6@u1FQqnj0(2007-08-17 20:48:42, Size: 224 kB, Downloads: 6)
9V.jW+m7a0\0
EDA中国门户网站
@v,FEFPWM.JPG