求助 vhdl 时钟出现问题了

上一篇 / 下一篇  2008-01-05 18:11:18 / 个人分类：VHDL

查看( 75 ) / 评论( 1 )
我参考资料书上的，觉得程序是没有问题，可是仿真时就出现问题了，捆扰我2天了，求大家帮帮我吧，感激不尽！
FPGA/CPLD器件价格查询

论坛模式 推荐 收藏 分享给好友 推荐到圈子 管理

TAG:

liudaming5566的个人空间 liudaming5566 发布于2008-01-08 21:31:44
帮帮我吧，是不是建立时间和保持时间小啊？
我来说两句

(可选)

我的栏目

日历

« 2008-11-11  
日 一 二 三 四 五 六
      1
2345678
9101112131415
16171819202122
23242526272829
30      

数据统计

  • 访问量: 103
  • 日志数: 1
  • 建立时间: 2007-11-24
  • 更新时间: 2008-01-05

RSS订阅

Open Toolbar