首页
行业资讯
个人专栏
专题讨论
搜索
vxworks
Linux/uClinux
Windows CE
XP Embedded
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
专业培训
求职招聘
书籍推荐
说文解字
您的位置:
EDA中国门户网站
>>
论坛
>>
Altera
>>
查看帖子
最新更新主题
FPGA的配置问题
请问:我想找62.5M的晶振,差分输出的,哪有卖的吗?
请教,关于AUTO REFRESH
请教:开发板的电源线
ep1c6!
epc16!
Altera FPGA的时钟输出问题
1-最新CAX/EDA/CFD/GIS/光学/化工/液压软件资源网
sdram控制器设计总结(并附上刚调通的源代码)
用Verilog实现异步串行收发电路
月度关注热点
【原创】【免费】Quartus中fft ip core的使用【申请加精】
SOS!!FPGA无法配置
个人感觉Quartus8.0 SP1问题还是比较多.
清华大学的FPGA教程()
ALTERA公司培训教材
使用SignalTap II逻辑分析仪调试FPGA
新手Quartus II手把手教你操作,非常实用
Quartus II 8.0正式版重要缺陷求助
cyclone 3的怪异问题
关于Ethernet 10/100MAC IP 的疑问
一个工程里使用2个ddr core的问题。
字体:
小
中
大
|
打印
发表于: 2008-9-05 17:23 作者: herezt 来源: EDA中国门户网站
我用mega function生成了两个ddr core,在top level design file里是需要一个pll还是两个pll?
我也来说两句
查看全部回复
最新回复
ipcefarboat
(2008-9-16 08:39:26)
dang 2个
herezt
(2008-9-16 09:19:17)
如果两个pll应该就要两个时钟源吧,这样又有个同步的问题,比较烦。
查看全部回复
我也来说两句
最新回复
ipcefarboat (2008-9-16 08:39:26)
herezt (2008-9-16 09:19:17)