首页
行业资讯
个人专栏
专题讨论
搜索
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
vxworks
Linux/uClinux
Windows CE
XP Embedded
原理图大集合
专业培训
求职招聘
PowerPCB
书籍推荐
说文解字
CAM350
Allegro
您的位置:
EDA中国门户网站
>>
论坛
>>
HDL语言
>>
查看帖子
最新更新主题
systemverilog一小时快速入门(30条概括)
非常经典的FPGA设计方法论
Verilog HDL 综合实用教程 是书本的PDF 绝对值
华为_大规模逻辑设计指导书
Verilog HDL 华为入门教程
VHDL入门资料
高手帮忙解释一下这个时序电路
关于 FPGA设计的一些心得
alt 系列哪个是标准的双口RAM呀!!
新手的几个问题
月度关注热点
论坛发布Verilog代码请使用此宏,almer提供
请教个面试题
请教一个昨天的AMD笔试题
3 分频率,5分频该怎么做?
代码综合问题 赋值问题
这道面试题是这样做吗
问了一个关于latch的笔试题
某IC设计公司笔试题目
北理的FPGA讲义
SRAM原理和时序
没有什么关于 dsp verilog 实现的文档或则资料呢?
字体:
小
中
大
|
打印
发表于: 2008-8-26 13:59 作者: boyzuo 来源: EDA中国门户网站
例如实现 iir , fir, fft之类的
工作之余有时间想弄弄这个。因为dsp的算法有加减乘除的应用,觉得对自己的提高有帮助
[
本帖最后由 boyzuo 于 2008-8-26 14:15 编辑
]
查看全部回复
我也来说两句